WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992017846) APPAREIL ET PROCEDE DE TRANSFERT E/S RAPIDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/017846    N° de la demande internationale :    PCT/US1992/002292
Date de publication : 15.10.1992 Date de dépôt international : 20.03.1992
Demande présentée en vertu du Chapitre 2 :    13.10.1992    
CIB :
G06F 13/12 (2006.01), G06F 13/32 (2006.01)
Déposants : ECHELON CORPORATION [US/US]; 4015 Miranda Avenue, Palo Alto, CA 94304 (US)
Inventeurs : SINKS, Rod, G.; (US).
DONNER, Robert, W.; (US)
Mandataire : TAYLOR, Edwin, H.; Blakely, Sokoloff, Taylor & Zafman, 12400 Wilshire Boulevard, 7th Floor, Los Angeles, CA 90025 (US)
Données relatives à la priorité :
675,448 26.03.1991 US
Titre (EN) APPARATUS AND METHOD FOR FAST I/O TRANSFER
(FR) APPAREIL ET PROCEDE DE TRANSFERT E/S RAPIDE
Abrégé : front page image
(EN)A specialized apparatus and method for providing fast programmed I/O for transferring information in a multiprocessor environment which includes a CPU (11) and a memory (14) coupled to an I/O port (12) across an internal data bus (13). Multiple bytes of data are transferred in successive processing cycles to the I/O port (12) from the memory (14), or from the I/O (12) to the memory (14) by first determining the upper limit for the number of bytes that are going to be transferred. This number and the memory start address are then stored in CPU registers. The I/O module (12) is then checked by the CPU (11) to see if a data byte is available from an external device. If a data byte is available, the I/O module (12) is instructed to place the data byte on the bus (13) for storage within the memory (14) at the start address. The address is then incremented and the count is decremented. The above procedure is repeated until the count drops to zero, after which time the next instruction is fetched.
(FR)Appareil et procédé spécialisés assurant l'E/S programmée et rapide pour le transfert d'informations dans le cadre d'une exploitation en multitraitement comprenant une UC (11) et une mémoire (14) couplées à un point d'accès d'E/S (12) par l'intermédiaire d'un bus de données interne (13). Une pluralité d'octets de données sont transférés de la mémoire (14) au point d'accès d'E/S (12), ou dans le sens inverse, dans des cycles successifs de traitement. Dans un premier temps, on détermine le nombre maximal d'octets à transférer. Ce nombre et l'adresse de départ de la mémoire sont ensuite stockés dans les registres de l'UC, puis le module d'E/S (12) est contrôlé par l'UC (11) afin de déterminer si un octet de données est disponible à partir d'un dispositif extérieur. Si tel est le cas, le module d'E/S (12) reçoit la commande de placer l'octet sur le bus (13) afin qu'il soit stocké dans la mémoire (14) à l'adresse de départ. Ensuite, on fait évoluer l'adresse et l'on fait régresser le compte, puis l'on répète ce processus jusqu'à ce que le compte soit revenu à zero, à la suite de quoi l'on va chercher l'instruction suivante.
États désignés : AT, AU, BB, BG, BR, CA, CH, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MW, NL, NO, RO, RU, SD, SE.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)