WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992010855) DISPOSITIF INTEGRE MONOLITHIQUE A SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/010855    N° de la demande internationale :    PCT/DE1991/000909
Date de publication : 25.06.1992 Date de dépôt international : 19.11.1991
Demande présentée en vertu du Chapitre 2 :    15.05.1992    
CIB :
H01L 27/082 (2006.01), H01L 29/06 (2006.01)
Déposants : ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20, D-70442 Stuttgart (DE) (Tous Sauf US).
MICHEL, Hartmut [DE/DE]; (DE) (US Seulement).
FLOHRS, Peter [DE/DE]; (DE) (US Seulement).
GOERLACH, Alfred [DE/DE]; (DE) (US Seulement)
Inventeurs : MICHEL, Hartmut; (DE).
FLOHRS, Peter; (DE).
GOERLACH, Alfred; (DE)
Données relatives à la priorité :
P 40 39 662.2 12.12.1990 DE
Titre (DE) MONOLITHISCH INTEGRIERTE HALBLEITERANORDNUNG
(EN) MONOLITHIC INTEGRATED SEMICONDUCTOR DEVICE
(FR) DISPOSITIF INTEGRE MONOLITHIQUE A SEMI-CONDUCTEURS
Abrégé : front page image
(DE)Es wird eine monolithisch integrierte Halbleiteranordnung vorgeschlagen, bei der an der Hauptoberfläche eines monolithisch integrierten npn-Transistors oder pnp-Transistors eine Deckelektrode (D1) zur internen Spannungsbegrenzung angebracht wird, die einen einzigen Übergangsbereich zwischen einer hochdotierten Zone (5) und dem schwachdotierten Substrat (1) überdeckt. Eine benachbarte hochdotierte Zone (4) wird von der Deckelektrode (D1) nicht überdeckt. Durch Anschluß der metallischen Deckelektrode (D1) an den Abgriff (12) eines Spannungsteilers (R1, R2) läßt sich eine Durchbruchsspannung einstellen, die größer ist als die Summe der Verarmungsdurchbruchsspannung und der Anreicherungsdurchbruchsspannung.
(EN)Proposed is a monolithic integrated semiconductor device with, fitted on the main surface of a monolithic integrated npn or pnp transistor, a cover electrode (D1) for internal voltage limitation which covers a single transition region between a highly doped zone (5) and the lightly doped substrate (1). An adjacent highly doped zone (4) is not covered by the electrode (D1). Connecting the metal cover electrode (D1) to the tap point (12) of a voltage splitter (R1, R2) enables a breakdown voltage to be set which is greater than the sum of the depletion-mode breakdown voltage and the enhancement-mode breakdown voltage.
(FR)Il est proposé un dispositif intégré monolithique à semi-conducteurs où, sur la surface principale d'un transistor npn ou transistor pnp intégré monolithique, une électrode de couverture (D1) est fixée pour la limitation interne de la tension, ladite électrode recouvrant une seule zone de transition entre une zone fortement dopée (5) et un substrat faiblement dopé (1). Une zone voisine fortement dopé (4) n'est pas recouverte par l'électrode de couverture (D1). Par raccordement de l'électrode de couverture métallique (D1) à la prise (12) d'un diviseur de tension (R1, R2), il est possible de régler une tension de claquage qui est plus élevée que la somme de la tension de claquage d'appauvrissement et de la tension de claquage d'enrichissement.
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)