WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992010029) EGALISEUR RECURSIF ADAPTATIF POUR LE TRAITEMENT D'INFORMATIONS STOCKEES SUR DES SUPPORTS DE DONNEES NUMERIQUES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/010029    N° de la demande internationale :    PCT/US1991/009010
Date de publication : 11.06.1992 Date de dépôt international : 02.12.1991
Demande présentée en vertu du Chapitre 2 :    26.06.1992    
CIB :
G11B 20/10 (2006.01), H04L 25/03 (2006.01)
Déposants : BOARD OF TRUSTEES, LELAND STANFORD, JR. UNIVERSITY [US/US]; Stanford, CA 94305 (US)
Inventeurs : FISHER, Kevin, D.; (US).
ABBOTT, William, L.; (US).
CIOFFI, John, M.; (US).
BEDNARZ, Philip, S.; (US)
Mandataire : HAMRICK, Claude, A., S.; Rosenblum, Parish & Isaacs, 160 West Santa Clara Street, 15th Floor, San Jose, CA 95113 (US)
Données relatives à la priorité :
622,106 03.12.1990 US
801,815 02.12.1991 US
Titre (EN) ADAPTIVE DECISION FEEDBACK EQUALIZER APPARATUS FOR PROCESSING INFORMATION STORED ON DIGITAL STORAGE MEDIA
(FR) EGALISEUR RECURSIF ADAPTATIF POUR LE TRAITEMENT D'INFORMATIONS STOCKEES SUR DES SUPPORTS DE DONNEES NUMERIQUES
Abrégé : front page image
(EN)Adaptive decision feedback equilizer apparatus for processing information including a data input buffer (34), a gain acquisition circuit (42), a timing acquisition circuit (40) operative to generate timing error signals, a synchronizing circuit (44) for generating sync detect signals and polarity signals, an FIR filter (36) for generating linear filter output signals, register (39), feedforward update logic (38) for adjusting the equalizer coefficient signals, a dual ported RAM (50) for storing the equalizer coefficient signals, feedback logic (48) responsive to the linear filter output signals, feedback update logic (52) for adjusting the values of the coefficient signals, steady-state timing logic (54), and a controller (46) responsive to the polarity signals and the sync detect signals and operative to generate the train data signals.
(FR)L'invention se rapporte à un égaliseur récursif adaptatif pour le traitement d'informations qui comprend un tampon d'entrée de données (34), un circuit d'acquisition de gain (42), un circuit d'acquisition de rythme (40) servant à produire des signaux d'erreur de rythme, un circuit de synchronisation (44) servant à produire des signaux de déctection 'SYNC' et des signaux de polarité, un filtre à réponse impulsionnelle finie (SIR) (36) servant à produire des signaux de sortie de filtre linéaires, un registre (39), un circuit logique de mise à jour avec réaction vers l'avant (SS) (38) servant à régler les signaux de coefficient de l'égaliseur, une mémoire à accès sélectif (RAM) à double accès (50) servant à stocker les signaux de coefficient de l'égaliseur, un circuit logique à contre-réaction (SD) (48) réagissant aux signaux de sortie de filtre linéaire, un circuit logique de mise à jour à contre-réaction (52) servant à régler les valeurs des signaux de coefficient, un circuit logique de rythme en régime permanent (54), et un contrôleur (46) qui réagit aux signaux de polarité et aux signaux de détection 'SYNC' et qui sert à produire les signaux correspondant aux trains de données.
États désignés : AU, JP.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)