WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992009986) CIRCUITS LOGIQUES POUR UN SYSTEME MATRICIEL AUTO-BALAYE AU SILICIUM AMORPHE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/009986    N° de la demande internationale :    PCT/FR1991/000960
Date de publication : 11.06.1992 Date de dépôt international : 03.12.1991
CIB :
G09G 3/36 (2006.01)
Déposants : THOMSON S.A. [FR/FR]; 51, esplanade du Général-de-Gaulle, F-92800 Puteaux (FR)
Inventeurs : STEWART, Roger, Green; (FR)
Mandataire : RUELLAN, Brigitte; Thomson-CSF SCPI, F-92045 Paris-La Défense Cédex 67 (FR)
Données relatives à la priorité :
620,682 03.12.1990 US
Titre (EN) LOGIC CIRCUITS FOR AN AMORPHOUS SILICONE SELF-SCANNED MATRIX SYSTEM
(FR) CIRCUITS LOGIQUES POUR UN SYSTEME MATRICIEL AUTO-BALAYE AU SILICIUM AMORPHE
Abrégé : front page image
(EN)A logic circuit is comprised of charge and dropper transistors as well as a capacitor, the main conductor links of said transistors and capacitor being connected in series between a first supply bus and a time variable potential source. The charge transistor is connected to the capacitor, and the capacitor is connected to the time variable potential source. A first and a second logic signal are applied to the respective control electrodes of the first and second transistors. The time variable potential is provided to limit the charge passing to the charge transistor, thus allowing to use a relatively small dropper transistor. The time variable potential has an amplitude sufficiently large to have a tendency for actuating the charge transistor, if the latter is non-conductive. A selective conducting element (diode) is connected between a locking potential point and the connection between the charge transistor and the capacitor.
(FR)Un circuit logique comprend des transistors de charge et chuteurs ainsi qu'un condensateur, les liaisons conductrices principales de ces transistors et ce condensateur étant reliées en série entre un premier bus d'alimentation et une source de potentiel variant dans le temps. Le transistor de charge est connecté au condensateur, et le condensateur au potentiel variant dans le temps. Un premier et un second signal logique sont appliqués aux électrodes de contrôle respectives des premier et second transistors. Le potentiel variable dans le temps est prévu pour limiter la charge passant par le transistor de charge, ce qui permet d'utiliser un transistor chuteur relativement petit. Le potentiel variant dans le temps a une amplitude suffisamment large pour avoir tendance à activer le transistor de charge, si ce transistor est non-conducteur. Un élément de conduction sélective (diode) est relié entre un point de potentiel de verrouillage, et la connexion entre le transistor de charge et le condensateur.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE).
Langue de publication : français (FR)
Langue de dépôt : français (FR)