WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992009985) GENERATEUR A LARGEUR D'IMPULSION VARIABLE COMPRENANT UN VERNIER TEMPOREL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/009985    N° de la demande internationale :    PCT/FR1991/000959
Date de publication : 11.06.1992 Date de dépôt international : 03.12.1991
CIB :
G09G 3/36 (2006.01)
Déposants : THOMSON S.A. [FR/FR]; 51, esplanade du Général-de-Gaulle, F-92800 Puteaux (FR)
Inventeurs : STEWART, Roger, Green; (FR).
BRIGGS, George, Roland; (FR)
Mandataire : RUELLAN, Brigitte; Thomson-CSF SCPI, F-92045 Paris-La Défense Cédex 67 (FR)
Données relatives à la priorité :
620,681 03.12.1990 US
Titre (EN) WIDTH PULSE GENERATOR HAVING A TEMPORAL VERNIER
(FR) GENERATEUR A LARGEUR D'IMPULSION VARIABLE COMPRENANT UN VERNIER TEMPOREL
Abrégé : front page image
(EN)The present invention relates to a logic circuit comprising an assembly of interconnected stages. Each stage has a relatively important transistor charging a node which, when open, transmits a charge current to node from a synchronization pulse of one phase of an assembly of phases applied to the charge capacity in series with the node charging transistor. Such important transistors have high capacities distributed between the grid and the source and between the grid and the drain. The response time for loading a selected stage node may be reduced by precharging the gate of a node charging transistor of a selected stage in order to open the transistor before application of the synchronization pulse, thus increasing the maximum operation speed of the circuit. The disclosed specific devices for such logic circuit include temporal vernier circuits which may be used as liquid cristal display control circuits for televisions or computers.
(FR)La présente invention concerne un circuit logique comprenant un ensemble d'étages interconnectés. Chacun des étages comprend un transistor relativement important chargeant un n÷ud qui, lorsqu'il est ouvert, transmet un courant de charge à un n÷ud à partir d'une impulsion de synchronisation d'une phase d'un ensemble de phases appliquées à la capacité de charge en série avec le transistor de charge de n÷ud. De tels transistors importants présentent des capacités importantes réparties entre la grille et la source et entre la grille et le drain. Le temps de réponse pour charger un n÷ud d'étage sélectionné peut être diminué en préchargeant la porte du transistor de charge de n÷ud d'un étage sélectionné pour ouvrir le transistor avant l'application d'une impulsion de synchronisation, augmentant ainsi la vitesse maximale de fonctionnement du circuit. Les dispositifs spécifiques exposés pour un tel circuit logique comprennent des circuits à vernier temporel pouvant être utilisés en tant que circuits de contrôle pour affichage à cristaux liquides de télévision ou d'ordinateur.
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE).
Langue de publication : français (FR)
Langue de dépôt : français (FR)