WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992008231) SYSTEME DE RACCORDEMENT DE MEMOIRE MORTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/008231    N° de la demande internationale :    PCT/US1991/008098
Date de publication : 14.05.1992 Date de dépôt international : 01.11.1991
CIB :
G06F 9/445 (2006.01), G11C 5/00 (2006.01), G11C 17/00 (2006.01)
Déposants : TRANSCOMPUTER, INC. [US/US]; 1026 West Maude Avenue, Building 304, Sunnyvale, CA 94086 (US)
Inventeurs : YEN, Yao, T.; (US)
Mandataire : HAVERSTOCK, Thomas, B.; Haverstock, Medlen & Carroll, 220 Montgomery Street, Suite 710, San Fransisco, CA 94104 (US)
Données relatives à la priorité :
608,302 02.11.1990 US
Titre (EN) ROM PATCH DEVICE
(FR) SYSTEME DE RACCORDEMENT DE MEMOIRE MORTE
Abrégé : front page image
(EN)A device for enhancing the program code of a first ROM inlcudes an original ROM (10) connected to address and data busses (12 and 14, respectively) in parallel with a patch ROM (22). The original ROM (10) contains a given set of code or data, while the patch ROM (22) contains replacement code or data, such as enhancements to the code. A select ROM (20) has inputs connected to the address bus (12) and outputs (18 and 19) connected to the chip select input pins of the original and patch ROMs (10 and 22, respectively). When the ROMs are addressed, the select ROM selects either the original ROM (10) or the patch ROM (22), depending upon the address. The select ROM (20) controls the data bus by enabling the appropriate chip select pins of the original and patch ROMs (10 and 22, respectively).
(FR)Système permettant d'améliorer le code de pogrammation d'une première mémoire morte, comprenant une mémoire morte d'origine (10) connectée à des bus d'adresses et de données (respectivement 12 et 14) en parallèle avec une mémoire morte de raccordement (22). La mémoire morte d'origine (10) renferme un ensemble donné de codes ou de données, alors que la mémoire morte de raccordement (22) contient des données ou un code de remplacement, tels que des améliorations pour le code. Une mémoire morte de sélection (20) comporte des entrées connectées au bus d'adresses (12) et des sorties (18 et 19) connectées aux broches d'entrée de sélection de circuit des mémoires mortes d'origine et de raccordement (respectivement 10 et 22). Lorsqu'on accède aux mémoires mortes, la mémoire morte de sélection choisit la mémoire morte d'origine (10) ou la mémoire morte de raccordement (22), en fonction de l'adresse. La mémoire morte de sélection (20) commande le bus de données en activant les broches appropriées de sélection de circuit des mémoires mortes d'origine et de raccordement (respectivement 10 et 22).
États désignés : CA, FI, JP, NO.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)