WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992002042) STRUCTURE DE CELLULE COMPACTE POUR MEMOIRE A ACCES SELECTIF STATIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/002042    N° de la demande internationale :    PCT/US1991/004940
Date de publication : 06.02.1992 Date de dépôt international : 12.07.1991
Demande présentée en vertu du Chapitre 2 :    28.01.1992    
CIB :
H01L 21/8244 (2006.01), H01L 23/532 (2006.01), H01L 27/11 (2006.01)
Déposants : PARADIGM TECHNOLOGY, INC. [US/US]; 71 Vista Montana Drive, San Jose, CA 95134 (US)
Inventeurs : GODINHO, Norman; (US).
LEE, Frank, Tsu-Wei; (US).
CHEN, Hsiang-Wen; (US).
MOTTA, Richard, F.; (US).
TSANG, Juine-Kai; (US).
TZOU, Joseph; (US).
BAIK, Jai-Man; (US).
YEN, Ting-Pwu; (US)
Mandataire : SHENKER, Michael; Skjerven, Morrill, MacPherson, Franklin & Friel, 25 Metro Drive, Suite 700, San Jose, CA 95110 (US)
Données relatives à la priorité :
555,559 19.07.1990 US
Titre (EN) COMPACT SRAM CELL LAYOUT
(FR) STRUCTURE DE CELLULE COMPACTE POUR MEMOIRE A ACCES SELECTIF STATIQUE
Abrégé : front page image
(EN)A compact cell design for a static random access memory cell is achieved. The cell has two transistors with gates (30a, 30b) substantially parallel to each other. One interconnect (45) connects the gate (30b) of one transistor to an electrode (35a) of the other transistor. Another interconnect (46) connects the gate (30a) of the other transistor to an electrode (35b) of the first transistor. The two gates and the two interconnects form substantially a rectangle. A power supply circuit line (47) is disposed outside the rectangle. This line and the two interconnects are formed from one conductive layer. Also, in an array of memory cells, some circuit lines (37) are formed in the substrate, and other circuit lines (47) are formed directly above those in-the-substrate lines (37). The in-the-substrate lines (37) are provided with extensions (42a, 42b) that permit to contact these lines (37) without contacting the other, overlying lines (47).
(FR)On a élaboré une structure de cellule mémoire compacte pour cellule mémoire à accès sélectif statique. La cellule possède deux transistors ayant des portes (30a, 30b) qui sont pratiquement parallèles l'une par rapport à l'autre. Une première interconnexion (45) connecte la porte (30b) d'un premier transistor à une électrode (35a) du second transistor. Une seconde interconnexion (46) connecte la porte (30a) du second transistor à une électrode (35b) du premier transistor. Les deux portes et les deux interconnexions forment pratiquement un rectangle. Une ligne (47) de circuit d'alimentation en courant est placée à l'extérieur du rectangle. Cette ligne et les deux interconnexions sont formées à partir d'une couche conductrice. En outre, dans un réseau de cellules mémoires, certaines lignes (37) de circuit sont formées dans le substrat, et d'autres lignes (47) de circuit sont formées directement au-dessus desdites lignes (37) formées dans le substrat. Les lignes (37) formées dans le substrat sont pourvues de prolongements (42a, 42b) qui permettant le contact desdites lignes (37) sans qu'il y ait contact avec les autres lignes (47) situées au-dessus.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)