Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1991018447 - CELLULE DE BASE POUR RESEAU DE PORTES BiCMOS

Numéro de publication WO/1991/018447
Date de publication 28.11.1991
N° de la demande internationale PCT/US1991/003191
Date du dépôt international 08.05.1991
Demande présentée en vertu du Chapitre 2 12.12.1991
CIB
H01L 27/118 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
118Circuits intégrés à tranche maîtresse
H03K 19/0944 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
19Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
02utilisant des éléments spécifiés
08utilisant des dispositifs à semi-conducteurs
094utilisant des transistors à effet de champ
0944utilisant des transistors MOSFET
H03K 19/173 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
19Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
02utilisant des éléments spécifiés
173utilisant des circuits logiques élémentaires comme composants
CPC
H01L 27/11896
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
118Masterslice integrated circuits
11896using combined field effect/bipolar technology
H03K 19/09448
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
02using specified components
08using semiconductor devices
094using field-effect transistors
0944using MOSFET ; or insulated gate field-effect transistors, i.e. IGFET
09448in combination with bipolar transistors [BIMOS]
H03K 19/1735
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
02using specified components
173using elementary logic circuits as components
1733Controllable logic circuits
1735by wiring, e.g. uncommitted logic arrays
Déposants
  • SiARC [US]/[US]
Inventeurs
  • EL GAMAL, Abbas
Mandataires
  • OGONOWSKY, Brian, D.
Données relatives à la priorité
524,18315.05.1990US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) BASIC CELL FOR BiCMOS GATE ARRAY
(FR) CELLULE DE BASE POUR RESEAU DE PORTES BiCMOS
Abrégé
(EN)
An improved cell (20) for use in a mask programmable gate array is disclosed herein. The preferred cell comprises two compute sections, each comprising two pairs of medium size P (44 and 46) and N-channel (50 and 52), two small N-channel transistors (54 and 56), and a single small P-channel transistor (48). Each cell also comprises a high efficiency drive section containing a single bipolar pull-up transistor (58), a large N-channel pull-down transistor (62), and a small P-channel transistor (60). By using this cell, an extremely high compute capability per die area is achieved.
(FR)
Une cellule améliorée (20) destinée à être utilisée dans un réseau de portes à programmation par masque est décrite. La cellule préférée comprend deux sections de calcul qui comprennent chacune deux paires de transistors de taille moyenne à canaux P (44 et 46) et N (50 et 52), deux petits transistors à canal N (54 et 56), et un seul petit transistor à canal P (48). Chaque cellule contient aussi une section de commande de haute efficacité comportant un seul transistor bipolaire de tirage vers le haut (58), un grand transistor de tirage vers le bas à canal N (62) et un petit transistor à canal P (60). L'utilisation de cette cellule permet d'obtenir une capacité de calcul extrêmement élevée par zone de matrice.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international