WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1991009422) PROCEDE DE FABRICATION DE FILMS ISOLANTS SANS CRAQUELURES AVEC COUCHE INTERMEDIAIRE EN VERRE SOG
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/1991/009422 N° de la demande internationale : PCT/CA1990/000448
Date de publication : 27.06.1991 Date de dépôt international : 19.12.1990
Demande présentée en vertu du Chapitre 2 : 19.07.1991
CIB :
G02B 6/02 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/532 (2006.01)
G PHYSIQUE
02
OPTIQUE
B
ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES
6
Guides de lumière; Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage
02
Fibres optiques avec revêtement
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768
Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
522
comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
532
caractérisées par les matériaux
Déposants : OUELLET, Luc[CA/CA]; CA (UsOnly)
AZELMAD, Abdellah[CA/CA]; CA (UsOnly)
MITEL CORPORATION[CA/CA]; 350 Legget Drive Kanata, Ontario K2K 1X3, CA (AllExceptUS)
Inventeurs : OUELLET, Luc; CA
AZELMAD, Abdellah; CA
Mandataire : MITCHELL, Richard, J.; 50 O'Connor Street, Third Floor P.O. Box 957, Station B Ottawa, Ontario K1P 5S7, CA
Données relatives à la priorité :
2,006,17420.12.1989CA
Titre (EN) METHOD OF MAKING CRACK-FREE INSULATING FILMS WITH SOG INTERLAYER
(FR) PROCEDE DE FABRICATION DE FILMS ISOLANTS SANS CRAQUELURES AVEC COUCHE INTERMEDIAIRE EN VERRE SOG
Abrégé :
(EN) A method of fabricating a semiconductor device is disclosed characterized in that a first dielectric layer is applied over an interconnect layer having tracks defining a conductive pattern, the first dielectric layer forming valleys between the tracks of the interconnect layer, spin-on glass is applied over said first layer to planarize it by forming spin-on glass zones in the valleys defined by the first dielectric layer, and a second layer is applied to the planarized first layer, whereby the first and second layers and said spin-on glass zones form a composite multi-layer film. The first layer is formed such that it has compressive stress at room temperature to prevent cracking in the composite multi-layer film during subsequent heat treatment. The second layer can be another dielectric layer or a further interconnect layer applied directly to the first layer and SOG planarization layer. The method can also be applied to other fields, such as the manufacture of optical fibers, emission diodes and the like.
(FR) Le procédé décrit, qui sert à la fabrication de dispositifs à semi-conducteurs, consiste à appliquer une première couche diélectrique sur une couche d'interconnexion comportant des sillons définissant une structure conductrice, la première couche diélectrique formant des vallées entre les sillons de la couche d'interconnexion, à appliquer du verre de dépôt par rotation (verre SOG) sur cette première couche pour la rendre plane par la formation de zones en verre SOG dans les vallées définies par la première couche diélectrique, et à appliquer une seconde couche sur la première couche rendue plane, de façon à ce que les première et seconde couches et les zones en verre SOG forment un film multicouche composite. La première couche est conçue de façon à exercer des contraintes de compression à la température ambiante, de façon à empêcher toute apparition de craquelures dans le film multicouche composite lors d'un traitement thermique ultérieur. La seconde couche peut être constituée par une autre couche diélectrique ou par une autre couche d'interconnexion appliquée directement sur la première couche et sur la couche d'aplanissement en verre SOG. Ce procédé peut également s'appliquer dans d'autres domaines, tels que la fabrication de fibres optiques, de diodes électroluminescentes et similaires.
États désignés : GB, JP, KR, US
Office européen des brevets (OEB (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)