PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1990007154) SYSTEME D'ADRESSES DE MEMOIRE DANS UNE ARCHITECTURE DE MEMOIRE REPARTIE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1990/007154 N° de la demande internationale : PCT/US1989/005527
Date de publication : 28.06.1990 Date de dépôt international : 15.12.1989
Demande présentée en vertu du Chapitre 2 : 03.07.1990
CIB :
G06F 12/02 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
Déposants :
FLASHPOINT COMPUTER CORPORATION [US/US]; 1800 Old Meadow Road Suite 118 McLean, VA 22102, US
Inventeurs :
PARRISH, Osey, C.; US
PEIFFER, Robert, E., Jr.; US
THOMAS, James, H.; US
HILPERT, Edwin, J., Jr.; US
Mandataire :
KASPER, Alan, J.; Sughrue, Mion, Zinn, Macpeak & Seas 2100 Pennsylvania Avenue Washington, DC 20037-3202, US
Données relatives à la priorité :
284,52915.12.1988US
Titre (EN) MEMORY ADDRESS MECHANISM IN A DISTRIBUTED MEMORY ARCHITECTURE
(FR) SYSTEME D'ADRESSES DE MEMOIRE DANS UNE ARCHITECTURE DE MEMOIRE REPARTIE
Abrégé :
(EN) A dynamically configurable memory, which may be located anywhere in a distributed system architecture, and is addressable as local bus memory. Three classes of memory are defined: Shared Global (214), Remote Global (180), and Distributed Common (314). A translation mechanism (119) is used to convert local bus memory addresses to secondary interconnect bus memory addresses for data distribution in a distributed system. The mechanism may comprise partitioning RAMs (419) located at each functional unit, which respond to an input address and readout a stored translation address. A memory partition may be located in any functional unit and may have the same system address as memory partitions located in other functional units, thereby allowing read cycles for shared data to execute at local bus speeds. Allocation of memory is synchronized by messages broadcast one at a time via a common bus and by partitioning RAM's software operating under distributed control.
(FR) Mémoire à configuration dynamique, que l'on peut placer à tout endroit dans une architecture de système réparti et qui est adressable comme mémoire de bus locale. On définit trois classes de mémoire: une classe globale partagée (214), une classe globale éloignée (180), et une classe commune répartie (314). Une unité de traduction (119) sert à convertir les adresses de la mémoire de bus locale en adresses secondaires de mémoire de bus d'interconnexion pour distribuer les données dans un système réparti. Ladite unité peut comprendre des mémoires vives de découpage (419) situées à chaque unité fonctionnelle et qui répondent à une adresse d'entrée par la lecture d'une adresse de traduction enregistrée. Chaque unité fonctionnelle peut comprendre un découpage de mémoire ayant la même adresse de système que les découpages de mémoire situés dans d'autres unités fonctionnelles, de sorte que des cycles de lecture de données partagées peuvent s'effectuer à des vitesses de bus locales. L'affectation à une mémoire est synchronisée par la diffusion de messages, l'un après l'autre, par le biais d'un bus commun et par un programme de mémoire vive de découpage fonctionnant en commande répartie.
États désignés : JP, KR
Office européen des brevets (OEB) (AT, BE, CH, DE, ES, FR, GB, IT, LU, NL, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)