WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1989007289) SYSTEME DE COMMANDE D'UN ORGANE DE COMMANDE PROGRAMMABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1989/007289    N° de la demande internationale :    PCT/JP1989/000042
Date de publication : 10.08.1989 Date de dépôt international : 18.01.1989
CIB :
G05B 19/05 (2006.01)
Déposants : FANUC LTD [JP/JP]; 3580, Shibokusa Aza-Komanba, Oshinomura, Minamitsuru-gun, Yamanashi 401-05 (JP) (Tous Sauf US).
KIYA, Nobuyuki [JP/JP]; (JP) (US Seulement).
ONISHI, Yasushi [JP/JP]; (JP) (US Seulement)
Inventeurs : KIYA, Nobuyuki; (JP).
ONISHI, Yasushi; (JP)
Mandataire : HATTORI, Kiyoshi; Hattori Patent Office, Horiei Center Bldg., 3-9, Motoyokoyamacho 2-chome, Hachioji-shi, Tokyo 192 (JP)
Données relatives à la priorité :
63/18604 29.01.1988 JP
Titre (EN) SYSTEM FOR CONTROLLING PC APPARATUS
(FR) SYSTEME DE COMMANDE D'UN ORGANE DE COMMANDE PROGRAMMABLE
Abrégé : front page image
(EN)A system for controlling a PC apparatus (10) of the cyclic scan type. A data bit is provided in a memory space that can be referred to from a user program. The data bit is controlled to be on during the operation mode and is off during the stop mode. The program is prepared with data bits as AND conditions for the output signal (Q1) that is to be turned off in the stop mode. The data bit is turned off when the operation mode is to be shifted into the stop mode, and the stop mode is assumed after the user program is executed by one or more scans.
(FR)Système de commande d'un organe de commande programmable (10) du type à balayage cyclique. Un bit de donnée est placé dans un espace mémoire auquel un programme utilisateur peut se référer. Le bit de donnée est à 1 pendant le mode de fonctionnement et à 0 pendant le mode d'arrêt. Le programme est préparé avec des bits de donnée servant de conditions ET pour le signal de sortie (Q1) destiné à être interrompu pendant le mode d'arrêt. Le bit de donnée est mis à 0 lorsque le mode de fonctionnement doit être commuté en mode d'arrêt, et le mode d'arrêt est supposé implicitement après que le programme utilisateur est exécuté par un ou plusieurs balayages.
États désignés : US.
Office européen des brevets (OEB) (DE, FR, GB).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)