WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1989004518) PROCEDE EMPECHANT L'INTERFERENCE DANS UN REGISTRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1989/004518    N° de la demande internationale :    PCT/JP1988/001111
Date de publication : 18.05.1989 Date de dépôt international : 31.10.1988
CIB :
G06F 9/38 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka-fu 571 (JP) (KR only).
OKAMOTO, Tadashi [JP/JP]; (JP) (US Seulement).
TANIKAWA, Yuji [JP/JP]; (JP) (US Seulement).
NAKAKURA, Yasuhiro [JP/JP]; (JP) (US Seulement).
WAKATANI, Akiyoshi [JP/JP]; (JP) (US Seulement)
Inventeurs : OKAMOTO, Tadashi; (JP).
TANIKAWA, Yuji; (JP).
NAKAKURA, Yasuhiro; (JP).
WAKATANI, Akiyoshi; (JP)
Mandataire : AWANO, Shigetaka @; Matsushita Electric Industrial Co., Ltd., 1006, Oaza Kadoma, Kadoma-shi, Osaka-fu 571 (JP)
Données relatives à la priorité :
62/277623 02.11.1987 JP
Titre (EN) REGISTER INTERFERENCE PREVENTING METHOD
(FR) PROCEDE EMPECHANT L'INTERFERENCE DANS UN REGISTRE
Abrégé : front page image
(EN)A register interference field (41c) is provided in each instruction constituting an execution code (48), and a processor (40) refers to this field during the interpreting of the instruction and judges in the interior of a processor (40) whether a register interference is occurring or not. When a register interference is occurring, a non-operation (NOP) instruction is inserted between two adjacent instructions for execution. This enables the occurrence of register interference to be prevented without adding a meaningless non-operation (NOP) instruction to the inside of the execution code (48).
(FR)Un champ d'interférence de registre (41c) est prévu dans chaque instruction constituant un code d'exécution (48), et un processeur (40) se rapporte à ce champ pendant l'interprétation de l'instruction et détermine à l'intérieur d'un processeur (40) si une interférence de registre est en train de se produire ou non. Lorsqu'une interférence de registre se produit, une instruction de non-opération (NOP) est intercalée entre deux instructions adjacentes à exécuter. Ce procédé permet d'empêcher la survenance d'interférences de registre sans ajouter une instruction vide de sens de non-opération (NOP) à l'intérieur du code d'exécution (48).
États désignés : KR, US.
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)