Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1988004096 - MATRICE DE MEMOIRE

Numéro de publication WO/1988/004096
Date de publication 02.06.1988
N° de la demande internationale PCT/GB1987/000814
Date du dépôt international 17.11.1987
Demande présentée en vertu du Chapitre 2 04.07.1988
CIB
G11C 16/02 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
CPC
G11C 13/0009
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0009RRAM elements whose operation depends upon chemical change
G11C 2213/33
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2213Indexing scheme relating to G11C13/00 for features not covered by this group
30Resistive cell, memory material aspects
33Material including silicon
G11C 2213/79
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2213Indexing scheme relating to G11C13/00 for features not covered by this group
70Resistive array aspects
79Array wherein the access device being a transistor
Déposants
  • THE BRITISH PETROLEUM COMPANY P.L.C. [GB]/[GB] (JP)
  • DENYER, Peter, Brian [GB]/[GB] (UsOnly)
  • SABINE, Keith, Allen [GB]/[GB] (UsOnly)
Inventeurs
  • DENYER, Peter, Brian
  • SABINE, Keith, Allen
Mandataires
  • RYAN, Edward, Terrence
Données relatives à la priorité
862748818.11.1986GB
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) MEMORY MATRIX
(FR) MATRICE DE MEMOIRE
Abrégé
(EN)
An electrically programmable memory matrix comprises a plurality of memory cells of layered amorphous or microcrystalline semiconductor repeatably switchable between high and low conductance states by voltages of alternate polarity. For each cell there is a single row line and a pair of column lines. The matrix comprises write enable means and means for maintaining voltage difference between pairs of column lines below that sufficient to write to a cell in the absence of a write-enable signal.
(FR)
Une matrice de mémoire électriquement programmable comprend plusieurs cellules de mémoire de semi-conducteur amorphe ou microcristallin en couches pouvant être commutées de façon répétée entre des états de conductance élevée et basse par des tensions de polarité alternée. Chaque cellule dispose d'une seule ligne en rangée et d'une paire de lignes en colonne. La matrice comprend un dispositif de validation d'écriture et un dispositif servant à maintenir la différence de tension entre des paires de lignes en colonne au-dessous d'une valeur suffisante pour permettre l'écriture dans une cellule en l'absence d'un signal de validation d'écriture.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international