Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1988003329) PROCEDE DE FORMATION DE DISPOSITIFS A CIRCUIT INTEGRE MOS
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1988/003329 N° de la demande internationale : PCT/US1987/002523
Date de publication : 05.05.1988 Date de dépôt international : 05.10.1987
CIB :
H01L 21/266 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/08 (2006.01) ,H01L 29/10 (2006.01) ,H01L 29/78 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
26
Bombardement par des radiations ondulatoires ou corpusculaires
263
par des radiations d'énergie élevée
265
produisant une implantation d'ions
266
en utilisant des masques
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
08
avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
10
avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
Déposants :
NCR CORPORATION [US/US]; World Headquarters Dayton, OH 45479, US
Inventeurs :
MILLER, Gayle, Wilburn; US
SZLUK, Nicholas, John; US
MAHERAS, George; US
METZ, Werner, Adam, Jr.; US
Mandataire :
SALYS, Casimer, K. @; Law Department Intellectual Property Section NCR Corporation World Headquarters Dayton, OH 45479, US
Données relatives à la priorité :
922,22123.10.1986US
Titre (EN) PROCESS FOR FORMING MOS INTEGRATED CIRCUIT DEVICES
(FR) PROCEDE DE FORMATION DE DISPOSITIFS A CIRCUIT INTEGRE MOS
Abrégé :
(EN) A process for forming LDD (lightly doped drain) MOS structures includes the steps of forming a thin (150-200 nm) amorphous silicon or polysilicon layer (13) over the device active areas, forming a mask (14) over the silicon layer (13), subjecting the structure to a high energy implant dose, etching the silicon layer (13) to a predetermined distance beneath the mask (14) to form a gate electrode (19), removing the mask (14), subjecting the structure to a low energy implant dose, and applying a thermal drive-in cycle to form source and drain regions (25) and associated LDD regions (22). A tungsten shunt layer (29) is selectively deposited over the silicon gate electrode. The process is simple and amendable to the formation of guard band structures (24) and gate sidewall oxide spacers (27, 31).
(FR) Un procédé de formation de structures MOS à drain légèrement dopé (LDD) consiste à former une couche (13) de polysilicium ou de silicium amorphe fine (150-200 nm) sur les zones actives du dispositif, à former un masque (14) sur la couche de silicium (13) et à soumettre la structure à une dose d'implantation de grande énergie, à attaquer la couche de silicium (13) sur une distance prédéterminée sous le masque (14) pour former une électrode de porte (19), à enlever le masque (14), à soumettre la structure à une dose d'implantation de faible énergie, et à appliquer un cycle thermique pour former les régions de source et de drain (25) et les régions LDD associées (22). Une couche shunt en tungstène (29) est déposée sélectivement sur l'électrode de porte en silicium. Le procédé est simple et peut s'appliquer à la formation de structures de bandes de protection (24) et des éléments d'espacement (27, 31) en oxyde des parois latérales des portes.
États désignés : JP
Office européen des brevets (OEB) (DE, GB, NL)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0289534DE000003786785