WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1987007753) RESEAU LOGIQUE PROGRAMMABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1987/007753    N° de la demande internationale :    PCT/US1987/001280
Date de publication : 17.12.1987 Date de dépôt international : 03.06.1987
CIB :
G01R 31/3185 (2006.01), H03K 19/177 (2006.01)
Déposants : LATTICE SEMICONDUCTOR CORPORATION [US/US]; 15400 N.W. Greenbriar Parkway, Beaverton, OR 97006 (US)
Inventeurs : JOSEPHSON, Gregg, R.; (US).
TURNER, John, E.; (US)
Mandataire : ROBERTS, Larry, K. @; Roberts and Quiogue, 610 Newport Center Drive, Suite 1000, Newport Beach, CA 92660 (US)
Données relatives à la priorité :
871,063 05.06.1986 US
Titre (EN) PROGRAMMABLE LOGIC ARRAY
(FR) RESEAU LOGIQUE PROGRAMMABLE
Abrégé : front page image
(EN)A programmable logic array (10) employing arrays (15 and 27) of electrically erasable and programmable cells. The programmable logic array (10) includes a dual purpose programming circuit (21 and 31) which is employed to provide programming data to an AND array (15) to program the AND array cells, and to provide OR array row selection data during OR array programming, thereby eliminating the need for a separate OR array row decoder. A method and apparatus is also disclosed for efficiently testing the AND array cells (15) and input circuitry (11) by bulk stripe programming the array cells.
(FR)Réseau logique programmable (10) utilisant des réseaux (15 et 27) de cellules effaçables et programmables électriquement. Le réseau logique programmable (10) comprend un circuit de programmation à deux utilisations (21 et 31) employé pour fournir des données de programmation à un réseau ET (15) pour programmer les cellules du réseau ET, et pour fournir des données de sélection de rangées de réseau OU pendant la programmation du réseau OU, éliminant ainsi le besoin d'un décodeur séparé de rangée de réseau OU. Sont également décrits un procédé et un dispositif permettant de procéder à un essai efficient des cellules du réseau ET (15) et des circuits d'entrée (11) par une programmation ''bulk stripe'' des cellules du réseau.
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)