WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1986005298) SYSTEME DE MODELISATION DE MATERIEL ET PROCEDE DE SIMULATION DE PARTIES DE CIRCUITS ELECTRIQUES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1986/005298    N° de la demande internationale :    PCT/US1986/000424
Date de publication : 12.09.1986 Date de dépôt international : 28.02.1986
CIB :
G06F 17/50 (2006.01)
Déposants : MENTOR GRAPHICS CORPORATION [US/US]; 8500 S.W. Creekside Place, Beaverton, OR 97005-7191 (US)
Inventeurs : BECK, Ronald, R.; (US).
STANBRO, Michael, E.; (US).
THOMSEN, Eric, J.; (US)
Mandataire : PETERSEN, David, P. @; Klarquist, Sparkman, Campbell, Leigh & Whinston, 1620 Willamette Center, 121 S.W. Salmon Street, Portland, OR 97204 (US)
Données relatives à la priorité :
707,497 01.03.1985 US
832,838 27.02.1986 US
Titre (EN) HARDWARE MODELING SYSTEM AND METHOD FOR SIMULATING PORTIONS OF ELECTRICAL CIRCUITS
(FR) SYSTEME DE MODELISATION DE MATERIEL ET PROCEDE DE SIMULATION DE PARTIES DE CIRCUITS ELECTRIQUES
Abrégé : front page image
(EN)A hardware modeling system (10) simulates portions of electrical circuits (16, 18) utilizing actual hardware components in the simulation. Access to these hardware modeling elements (16, 18) is provided on a shared basis to plural workstations (14). Simulation vectors for plural users may be stored discontiguously in a first memory (26) and a single user's vectors are transferred to a second memory (28) for streaming to the elements (16, 18). An optional timing analyzer and memory circuit (34) periodically samples outputs from pins of the hardware modeling elements to provide timing information on the response of such elements. High impedance testing and bus contention detection is performed on the pins of the hardware modeling elements. Clocking signals applied to the hardware modeling elements are adjustable and may be set at extremely high frequencies. A special gating circuit (292) accesses each pin of the hardware modeling elements and incorporates one or more of the above features.
(FR)Un système (10) de modélisation de matériel simule des parties de circuits électriques (16, 18) en utilisant de véritables composants de matériel pour la simulation. L'accès à ces éléments (16, 18) de modélisation de matériel est fourni sur une base de partage à une pluralité de stations de travail (14). Il est possible d'enregistrer de façon non contigüe des vecteurs de simulation pour des utilisateurs multiples dans une première mémoire (26), les vecteurs d'un seul utilisateur étant transférés à une deuxième mémoire (28) pour être transmis en continu aux éléments (16, 18). Un circuit facultatif (34) de mémoire et d'analyse de temps échantillonne périodiquement les sorties des broches des éléments de modélisation de matériel afin d'obtenir des informations sur le comportement dans le temps de ces éléments, sur la base de leur réaction. On effectue des tests de haute impédance et de détection de conflits entre des bus sur les broches des éléments de modélisation de matériel. On peut ajuster et régler à des fréquences extrêmement élevées les signaux d'horloge appliqués aux éléments de modélisation de matériel. Un circuit spécial de porte (292) donne accès à chaque broche des éléments de modélisation de matériel et comprend une ou plusieurs caractéristiques décrites ci-dessus.
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)