WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1986005277) PROCEDE ET CIRCUIT DE DETECTION DE PANNES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1986/005277    N° de la demande internationale :    PCT/US1986/000380
Date de publication : 12.09.1986 Date de dépôt international : 24.02.1986
CIB :
G01R 19/155 (2006.01), G01R 31/02 (2006.01)
Déposants : NCR CORPORATION [US/US]; World Headquarters, Dayton, OH 45479 (US)
Inventeurs : PIPKORN, Mark, George; (US)
Mandataire : DUGAS, Edward @; Intellectual Property Section, Law Department, NCR Corporation, World Headquarters, Dayton, OH 45479 (US)
Données relatives à la priorité :
706,696 28.02.1985 US
Titre (EN) METHOD AND CIRCUIT FOR DETECTING A FAULT CONDITION
(FR) PROCEDE ET CIRCUIT DE DETECTION DE PANNES
Abrégé : front page image
(EN)In a test circuit and method for detecting a fault condition in a voltage bus (20), the bus (20) is connected to a resistor network (22) which is coupled to a data acquisition circuit (24) including a voltage sensing means (32). In the event a zero voltage condition is detected, a constant current source (58) is connected to the test circuit and a plurality of switches (38, 40, 42) in the data acquisition circuit are sequentially operated to connect corresponding circuit paths, one of which includes a resistor (28) in the resistor network (22), sequentially to the voltage sensing means (32). A processor (25) effects comparisons of the voltage drops sensed upon operation of the switches (38, 40, 42) to effect operation of an alarm (27) to indicate the fault condition in the voltage bus (20) or to indicate a short or open circuit in the test circuit or its connections.
(FR)Circuit d'essai et procédé de détection de pannes dans un bus de tension (20). Le bus (20) est relié à un réseau de résistances (22) couplé à un circuit de saisie de données (24) comprenant un capteur de tension (32). Lors de la détection d'un état de tension nulle, une source de courant constant (58) est reliée au circuit d'essai et une pluralité de commutateurs (38, 40, 42) dans le circuit de saisie de données sont actionnés séquentiellement pour connecter des cheminements correspondants du circuit, un desquels comprend une résistance (28) dans le réseau de résistances (22), séquentiellement au capteur de tension (32). Un processeur (25) effectue des comparaisons de chutes de tension détectées lors de l'actionnement des commutateurs (38, 40, 42) pour déclencher une alarme (27) indiquant un état de panne dans le bus de tension (20) ou un état de court-circuit ou de circuit ouvert dans le circuit d'essai ou dans ses connexions.
États désignés : JP.
Office européen des brevets (OEB) (DE, FR, GB).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)