Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1986004434) SYSTEME D'ACCES A LA MEMOIRE D'UN MULTIPROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1986/004434 N° de la demande internationale : PCT/DE1985/000525
Date de publication : 31.07.1986 Date de dépôt international : 14.12.1985
CIB :
G06F 13/18 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14
Traitement de demandes d'interconnexion ou de transfert
16
pour l'accès au bus de mémoire
18
avec commande prioritaire
Déposants :
ROBERT BOSCH GMBH [DE/DE]; Postfach 50 D-7000 Stuttgart 1, DE (AllExceptUS)
GOTSCHLICH, Klaus [DE/DE]; DE (UsOnly)
LOTTERBACH, Gerhard [DE/DE]; DE (UsOnly)
PERENTHALER, Egbert [DE/DE]; DE (UsOnly)
VAN WOUDENBERG, Jan, Faas [NL/DE]; DE (UsOnly)
ZUCKER, Udo [DE/DE]; DE (UsOnly)
Inventeurs :
GOTSCHLICH, Klaus; DE
LOTTERBACH, Gerhard; DE
PERENTHALER, Egbert; DE
VAN WOUDENBERG, Jan, Faas; DE
ZUCKER, Udo; DE
Données relatives à la priorité :
P 35 02 721.528.01.1985DE
Titre (EN) MULTIPROCESSOR MEMORY ACCESS SYSTEM
(FR) SYSTEME D'ACCES A LA MEMOIRE D'UN MULTIPROCESSEUR
Abrégé :
(EN) Multiprocessor system with a common multiplexor (3) and a common memory (4) operating asynchronously. To this effect, the multiplexor releases according to the demand of the processor (1, 2) a corresponding transceiver (7, 8) for the data and an address memory (5, 6) for the address. A priority coder (9) insures that only one processor at a time has access to the common memory.
(FR) Système multiprocesseur avec un multiplexeur (3) commun et une mémoire (4) commune, travaillant de manière asynchrone. Pour cela, le multiplexeur débloque selon la demande du processeur (1, 2) un transcepteur correspondant (7, 8) pour la donnée et une mémoire adresse (5, 6) pour l'adresse. Un codeur de priorité (9) garantit qu'un seul processeur à la fois a accès à la mémoire commune.
États désignés : AU, BR, JP, US
Office européen des brevets (OEB) (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE)
Langue de publication : Allemand (DE)
Langue de dépôt : Allemand (DE)
Également publié sous:
EP0209530AU1986052360