WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1986001037) DISPOSITIFS SEMICONDUCTORS-SUR-ISOLATEUR (SOI) ET PROCEDE DE FABRICATION DE CIRCUITS INTEGRES SOI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1986/001037    N° de la demande internationale :    PCT/US1985/001303
Date de publication : 13.02.1986 Date de dépôt international : 08.07.1985
CIB :
H01L 21/74 (2006.01), H01L 21/86 (2006.01), H01L 23/482 (2006.01), H01L 27/06 (2006.01), H01L 27/092 (2006.01), H01L 27/12 (2006.01), H01L 29/786 (2006.01)
Déposants : AMERICAN TELEPHONE & TELEGRAPH COMPANY [US/US]; 550 Madison Avenue, New York, NY 10022 (US)
Inventeurs : NG, Kwok, Kwok; (US).
SZE, Simon, Min; (US)
Mandataire : HIRSCH, A., E., Jr. @; Post Office Box 901, Princeton, NJ 08540 (US)
Données relatives à la priorité :
636,730 01.08.1984 US
Titre (EN) SEMICONDUCTOR-ON-INSULATOR (SOI) DEVICES AND SOI IC FABRICATION METHOD
(FR) DISPOSITIFS SEMICONDUCTORS-SUR-ISOLATEUR (SOI) ET PROCEDE DE FABRICATION DE CIRCUITS INTEGRES SOI
Abrégé : front page image
(EN)A SOI device which permits both the kink effect to be avoided and threshold voltage to be regulated, and a new method for fabricating SOI ICs. The device (50) includes an electrically conductive pathway (120) extending from the active volume (60) and terminating in a non-active region of the substrate (20) of the device. A backgate bias is communicated to, and kink-inducing charges are conducted away from, the active volume through the conductive pathway. The fabrication method permits SOI ICs to be fabricated using available circuit designs and pattern delineating apparatus. This method involves the formation of a precursor substrate surface which includes islands of insulating material, each of which is encircled by a crystallization seeding area (170) of substantially single crystal semiconductor material. A layer of non-single crystal semiconductor material (45) is formed on the precursor substrate surface (30), crystallized and a IC is formed in.
(FR)Un dispositif SOI permet d'éviter des effets de pliage et de régler le seuil de tension. Un nouveau procédé de fabrication de circuits intégrés SOI est aussi décrit. Le dispositif (50) comprend un chemin (120) électriquement conducteur qui commence dans le volume actif (60) et se termine dans une zone non-active du substrat (20) du dispositif. Le chemin conducteur communique une tension de polarisation de retour au volume actif et en détourne des charges d'induction de pliage. Le procédé de fabrication permet de fabriquer des circuits intégrés SOI en utilisant des types de circuits et des appareils disponibles de traçage de modèles. Ce procédé comprend la formation d'une surface de précursion du substrat comprenant des îles de matériau isolant entourées d'une zone (170) de cristallisation formée d'un matériau semiconducteur essentiellement monocristal. Une couche de matériau semiconducteur (45) non monocristal est formée sur la surface (30) de précursion du substrat, cristallisée, et un circuit intégré est ensuite formé dans cette couche.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)