WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1985004524) CIRCUIT INTEGRE ET PROCEDE DE POLARISATION D'UNE COUCHE EPITAXIALE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1985/004524    N° de la demande internationale :    PCT/US1985/000286
Date de publication : 10.10.1985 Date de dépôt international : 21.02.1985
CIB :
H01L 21/761 (2006.01), H01L 27/02 (2006.01), H01L 27/07 (2006.01), H01L 29/78 (2006.01)
Déposants : MOTOROLA, INC. [US/US]; 1303 E. Algonquin Road, Schaumburg, IL 60196 (US)
Inventeurs : BYNUM, Byron, G.; (US).
CAVE, David, L.; (US)
Mandataire : GILLMAN, James, W. @; Motorola, Inc., Patent Department, Suite 300K, 4250 E. Camelback Road, Phoenix, AZ 85018 (US)
Données relatives à la priorité :
596,120 02.04.1984 US
Titre (EN) INTEGRATED CIRCUIT AND METHOD FOR BIASING AN EPITAXIAL LAYER
(FR) CIRCUIT INTEGRE ET PROCEDE DE POLARISATION D'UNE COUCHE EPITAXIALE
Abrégé : front page image
(EN)An integrated circuit (30) and method for biasing an impurity region, in particular an epitaxial layer (32), to a level substantially equal to a supply voltage level (V¿cc?) yet exhibiting a high reverse breakdown voltage to negative transients of the supply voltage (V¿cc?). The integrated circuit (30) and method is of especial utility in power BIMOS and other applications having the substrate (12) at or near the supply voltage level V¿cc?.
(FR)Circuit intégré (30) et procédé de polarisation d'une région d'impureté, en particulier une couche épitaxiale (32), à un niveau essentiellement égal à un niveau de tension d'alimentation (V¿cc?) présentant pourtant une tension de rupture inverse élevée aux transitoires négatifs de la tension d'alimentation (V¿cc?). Le circuit intégré (30) et le procédé sont d'une utilité particulière dans des BIMOS de puissance et d'autres applications où le substrat (12) est au niveau de tension d'alimentation (V¿cc?) ou près de celui-ci.
États désignés : JP, KR.
Office européen des brevets (OEB) (DE, FR, GB, NL).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)