Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1985000679) PROCEDE ET GENERATEUR DE VECTEURS DE REACTION
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1985/000679 N° de la demande internationale : PCT/US1984/000788
Date de publication : 14.02.1985 Date de dépôt international : 23.05.1984
CIB :
G09G 5/393 (2006.01)
G PHYSIQUE
09
ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
G
DISPOSITIONS OU CIRCUITS POUR LA COMMANDE DE L'AFFICHAGE UTILISANT DES MOYENS STATIQUES POUR PRÉSENTER UNE INFORMATION VARIABLE
5
Dispositions ou circuits de commande de l'affichage communs à l'affichage utilisant des tubes à rayons cathodiques et à l'affichage utilisant d'autres moyens de visualisation
36
caractérisés par l'affichage de dessins graphiques individuels en utilisant une mémoire à mappage binaire
39
Commande de la mémoire à mappage binaire
393
Dispositions pour la mise à jour du contenu de la mémoire à mappage binaire
Déposants :
RAMTEK CORPORATION [US/US]; 2211 Lawson Lane Santa Clara, CA 95050, US
Inventeurs :
SMITH, David, M.; US
Mandataire :
SEKIMURA, Gerald, T. @; Limbach, Limbach & Sutton 2001 Ferry Building San Francisco, CA 94111, US
Données relatives à la priorité :
515,94620.07.1983US
Titre (EN) FEEDBACK VECTOR GENERATOR AND METHOD
(FR) PROCEDE ET GENERATEUR DE VECTEURS DE REACTION
Abrégé :
(EN) A method and apparatus for writing a vector of data into a random access memory (14) at high speed wherein the random access memory (14) (RAM) is partitioned into blocks of addressable storage sites and wherein storage sites within each block are individually accessible. A vector generator (38) provides addressing and storage site enabling signals to the RAM (14). Boundary detectors (48, 50) monitor the addressing and storage site selection signals to determine whenever storage sites within a new block of storage sites are sought to be addressed. When a boundary transition is detected, a control signal is provided to the vector generator (38) which slows the operation of the vector generator (38) for a period of time sufficient to permit the RAM (14) to accept a new address for all other addresses the vector generator (38) is permitted to operate at a higher speed wherein access to the RAM is made by way of enabling specific storage sites within the block of storage sites being written into.
(FR) Procédé et appareil pour l'écriture d'un vecteur d'information dans une mémoire à accès sélectif (14) à haute vitesse laquelle mémoire (RAM) (14) est divisée en blocs de sites de stockage adressables auxquels on peut avoir accès individuellement. Un générateur de vecteurs (38) envoie des signaux de validation de sites d'adressage et de stockage à la mémoire à accès sélectif (14). Des détecteurs de frontière (48, 50) contrôlent les signaux de sélection de sites d'adressage et de stockage pour déterminer si des sites de stockage dans un nouveau bloc de sites de stockage sont recherchés pour être adressés. Lorsqu'une transition de frontière est détectée, un signal de commande est envoyé au générateur de vecteurs (38) qui ralentit le fonctionnement du générateur de vecteurs (38) pendant une période de temps suffisante pour permettre à la mémoire (14) d'accepter une nouvelle adresse. Pour toutes les autres adresses, le générateur de vecteurs (38) peut fonctionner à plus grande vitesse de manière que l'accès à la mémoire à accès sélectif (14) s'effectue par la voie de sites de stockage spécifiques de validation dans le bloc de sites de stockage introduits en mémoire.
États désignés : AU, DK, FI, JP, NO
Office européen des brevets (OEB) (AT, BE, CH, DE, FR, GB, LU, NL, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0151133AU1984030650