WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1984002045) APPAREIL RECEPTEUR DE DONNEES A HAUTE VITESSE PAR PAQUETS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1984/002045    N° de la demande internationale :    PCT/SE1983/000383
Date de publication : 24.05.1984 Date de dépôt international : 08.11.1983
CIB :
H04L 25/06 (2006.01)
Déposants :
Inventeurs :
Données relatives à la priorité :
  30.12.1899 null
Titre (EN) APPARATUS FOR RECEIVING HIGH-SPEED DATA IN PACKET FORM
(FR) APPAREIL RECEPTEUR DE DONNEES A HAUTE VITESSE PAR PAQUETS
Abrégé : front page image
(EN)Apparatus for asynchronous reception of high-speed data in packet form in a receiver in a telecommunication system where transmitter and receiver are in communication in selected time slots over a common bus. The apparatus includes a delay line (7) receiving the incoming signal and having a plurality of taps, each of which feeds the signal to its own shift register. A locking circuit (10) is furthermore arranged, which stops the stepping forward in the shift register when the first "one" in these has come to a given position, and counting means (12) which senses this given position in each shift register and sums the sensed "ones". A comparison circuit (14) compares the obtained sum with a value constituting the criterion for the number of sensed "ones" representing a received "one".
(FR)Appareil de réception asynchrone à haute vitesse de données par paquets dans un récepteur d"un système de télécommunications où l"émetteur et le récepteur sont en communication pendant des tranches de temps sélectionnées par l"intermédiaire d"un bus commun. L"appareil comprend une ligne à retard (7) recevant le signal à l"arrivée et possédant une pluralité de branchements, chacun desquels envoie le signal à son propre registre à décalage. Un circuit de verrouillage (10) arrête l"incrément pas à pas dans les registres à décalage lorsque le premier "un" dans ces derniers à atteint une position donnée, et un organe de comptage (12) détecte cette position donnée dans chaque registre à décalage et additionne les "uns" détectés. Un circuit comparateur (14) compare la somme obtenue avec une valeur constituant le critère d"évaluation pour le nombre d""uns" détectés représentant un "un" reçu.
États désignés :
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)