WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1983004109) BLOC POUR TEST DE CONTROLE ACCELERE D'UNE MEMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1983/004109    N° de la demande internationale :    PCT/US1983/000515
Date de publication : 24.11.1983 Date de dépôt international : 07.04.1983
CIB :
G11C 29/50 (2006.01)
Déposants : MOTOROLA, INC. [US/US]; 1303 E. Algonquin Road, Schaumburg, IL 60196 (US)
Inventeurs : COUNTRYMAN, Roger, S., Jr.; (US)
Mandataire : GILLMAN, James, W. @; Motorola, Inc., Patent Department - Suite 200F, 4350 E. Camelback Road, Phoenix, AZ 85018 (US)
Données relatives à la priorité :
378,555 17.05.1982 US
Titre (EN) PAD FOR ACCELERATED MEMORY TEST
(FR) BLOC POUR TEST DE CONTROLE ACCELERE D'UNE MEMOIRE
Abrégé : front page image
(EN)In a memory array of capacitive storage cells (22) having first (26) and second polysilicon (14) layers, an accelerated test for defects in insulating layers between substrate (32) and first polysilicon (26) and between first (26) and second polysilicon (14) is made possible by providing a probe pad (30) which is connected to the connection between the first polysilicon (26) and a resistor (12). The test is further facilitated by replacing the normally diffused resistor by a polysilicon resistor (12).
(FR)Dans une mémoire matricielle de cellules capacitives de stockage (22) ayant une première (26) et une seconde (14) couches de polysilicium, un test accéléré permettant de détecter des défauts dans des couches d'isolation entre le substrat (32) et la première couche de polysilicium (26) et entre la première couche de polysilicium (26) et la seconde couche de polysilicium (14) est rendu possible en connectant un bloc de test (30) à la connexion entre la première couche de polysilicium (26) et une résistance (12). Le test est en outre facilité en remplaçant la résistance normalement diffusée par une résistance de polysilicium (12).
États désignés : JP.
Office européen des brevets (OEB) (DE, FR, GB, NL).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)