Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1983001543) AMPLIFICATEUR OPERATIONNEL
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1983/001543 N° de la demande internationale : PCT/US1982/001268
Date de publication : 28.04.1983 Date de dépôt international : 17.09.1982
CIB :
H03F 1/08 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
F
AMPLIFICATEURS
1
Détails des amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge, uniquement des dispositifs à semi-conducteurs ou uniquement des composants non spécifiés
08
Modifications des amplificateurs pour réduire l'influence défavorable de l'impédance interne des éléments amplificateurs
Déposants :
MOTOROLA, INC. [US/US]; 1303 E. Algonquin Road Schaumburg, IL 60196, US
Inventeurs :
DAVIS, William, F.; US
SHACTER, Stuart, B.; US
Mandataire :
GILLMAN, James, W. @; Motorola, Inc. Patent Department - Suite 200F 4350 E. Camelback Road Phoenix, AZ 85018, US
Données relatives à la priorité :
315,08526.10.1981US
Titre (EN) OPERATIONAL AMPLIFIER
(FR) AMPLIFICATEUR OPERATIONNEL
Abrégé :
(EN) The gain and phase characteristics of an operational amplifier are improved by adding a system zero to cancel a pole and thereby broadband the amplifier. This is accomplished by simultaneously driving the base terminals of the second stage gain transistor (22) and preceding follower transistor (20) and biasing the circuit such that the dynamic emitter resistance of the follower transistor (20) is much greater than that of the gain transistor (22) and/or by adding an additional emitter impedance.
(FR) Les caractéristiques de gains et de phases d'un amplificateur opérationnel sont améliorées en ajoutant un zéro-système pour annuler un pôle et élargir ainsi la bande passante de l'amplificateur. On obtient cela en attaquant simultanément les terminaux de la base du deuxième transistor de gains d'étage (22) et du transistor suiveur précédent (20) et en polarisant le circuit de manière que la résistance de l'émetteur dynamique du transistor suiveur (20) soit beaucoup plus grande que celle du transistor de gains (22) et/ou en ajoutant une impédance d'émetteur supplémentaire.
États désignés : JP
Office européen des brevets (OEB) (DE, FR, NL)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0091916