WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1982002283) PROCEDE DE FABRICATION DE DISPOSITIFS SEMI-CONDUCTEURS COMPLEMENTAIRES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1982/002283    N° de la demande internationale :    PCT/US1981/001653
Date de publication : 08.07.1982 Date de dépôt international : 11.12.1981
CIB :
H01L 21/02 (2006.01), H01L 21/8238 (2006.01), H01L 29/49 (2006.01)
Déposants : NCR CORPORATION [US/US]; World Headquarters, Dayton, OH 45479 (US)
Inventeurs : PFEIFER, Robert, Frederick; (US).
TRUDEL, Murray, Lawrence; (US)
Mandataire : DALTON, Philip, A. Jr. @; Patent Division, NCR Corporation, World headquarters, Dayton, OH 45479 (US)
Données relatives à la priorité :
218,891 22.12.1980 US
Titre (EN) METHOD FOR FABRICATING COMPLEMENTARY SEMICONDUCTOR DEVICES
(FR) PROCEDE DE FABRICATION DE DISPOSITIFS SEMI-CONDUCTEURS COMPLEMENTAIRES
Abrégé : front page image
(EN)In a process for forming a CMOS integrated circuit (10) having polysilicon gate electrodes (28, 38) the polysilicon gate electrodes (28, 38) are simultaneously doped with impurities of a single conductivity type, independently of the semiconductor substrate (18). The invention enables the avoidance of the penetration problem which arises when boron is utilized to dope polysilicon. After forming the gate electrodes (28, 38) from a polysilicon layer (128), they are covered by a mask including a silicon oxide layer (130) and a silicon nitride layer (132). Then sources (22, 34) and drains (24, 32) of the n-channel and p-channel transistors (12, 14) are formed and an implantation or diffusion barrier (148) is grown over the sources (22, 34) and drains (24, 32). The mask (130, 132) is removed over the gate electrodes (28, 38) which are then doped with an n-type impurity. Polysilicon resistors (50) may be formed by initially doping the polysilicon layer (128) to a low level of conductivity and protecting the resistor areas (50) by a further mask (138), which may be of polysilicon or silicon nitride, during subsequent doping to a high level of conductivity.
(FR)Dans un procede de formation d'un circuit integre CMOS (10) ayant des electrodes de porte au polysilicium (28, 38), les electrodes de porte au polysilicium (28, 38) sont dopees simultanement avec des impuretes d'un seul type de conductivite, independamment du substrat semi-conducteur (18). L'invention permet d'eviter le probleme de penetration qui se presente lorsqu'on utilise du bore pour doper le polysilicium. Apres formation des electrodes de porte (28, 38) a partir d'une couche de polysilicium (128), celles-ci sont recouvertes par un masque comprenant une couche d'oxyde de silicium (130) et une couche de nitrure de silicium (132). Ensuite, des sources (22, 34) et des drains (24, 32) de transistor a canaux n et p (12, 14) sont formes et une barriere d'implantation ou de diffusion (148) se developpe sur les sources (22, 34) et sur les drains (24, 32). Le masque (130, 132) est retire des electrodes de porte (28, 38) qui sont ensuite dopees avec une impurete du type n. Des resistances au polysilicium (50) peuvent etre formees en dopant initialement la couche de polysilicium (128) a un faible niveau de conductivite et en protegeant les regions des resistances (50) par un autre masque (138), qui peut etre en polysilicium ou nitrure de silicium, pendant un dopage ulterieur a un niveau eleve de conductivite.
États désignés : DK, JP.
Office européen des brevets (OEB) (CH, DE, FR, GB, NL).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)