WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1982002274) DISPOSITIF POUR EFFACER AUTOMATIQUEMENT LE CONTENU D'INFORMATION S DANS DES BASES DE DONNEES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1982/002274    N° de la demande internationale :    PCT/SE1981/000385
Date de publication : 08.07.1982 Date de dépôt international : 21.12.1981
CIB :
G11B 5/02 (2006.01), G11C 7/20 (2006.01), G11C 7/24 (2006.01)
Déposants : TELEFONAKTIEBOLAGET L M ERICSSON [SE/SE]; S-126 25 Stockholm (SE)
Inventeurs : EDSTRÖM, Nils, Herbert; (SE)
Mandataire : GAMSTORP, Bengt; Telefonaktiebolaget L M Ericsson, S-126 25 Stockholm (SE)
Données relatives à la priorité :
8009141-6 23.12.1980 SE
Titre (EN) ARRANGEMENT FOR AUTOMATIC ERASING OF THE INFORMATION CONTENTS IN DATA BASES
(FR) DISPOSITIF POUR EFFACER AUTOMATIQUEMENT LE CONTENU D'INFORMATION S DANS DES BASES DE DONNEES
Abrégé : front page image
(EN)Arrangement to destroy by erasing the information contents in data memories and program memories included in a data base installation, without destroying the equipment. An operation device (MO) is brought to activate a first group of parallelly working address generators (AD1-ADn), these generators successively generating and selecting all addresses in a memory (DS1-DSn) which is separately connected to each of the generators and which is part of a first memory group. Gate circuits (GD1¿1?-GDn¿4?) are connected to the data inputs on each memory unit in this first memory group through which binary digits of the same logical level is written into the selected addresses of the memories irrespective of what is already written there. The operation device (MO) also activates a second group of parallelly working address generators (AP1-APn), these generators successively generating and selecting all addresses in a memory (PS1-PSn) which is separately connected to each of the generators, said memory being part of a second memory group. Gate circuits (GP¿1?-GPn¿4?) are connected to the data inputs of each memory unit in this second memory group through which circuits binary digits of the same logical level are written into the selected addresses of the memories. After completed erasing in said first and second memory group an activation signal is transmitted to a control device (L) which then indicates that the erasing is finished.
(FR)Dispositif permettant de détruire par effacement le contenu d'informations dans des mémoires de données et dans des mémoires de programmes inclues dans une installation de banque de données, sans détruire le matériel. Un dispositif de fonctionnement (MO) active un premier groupe de générateurs d'adresse travaillant en parallèle (AD1-ADn), ces générateurs générant de manière successive et sélectionnant toutes les adresses dans une mémoire (DS1-DSn) qui est connectée séparément à chacun des générateurs et qui fait partie d'un premier groupe de mémoires. Des circuits de portes (GD1¿1?-GDn¿4?) sont connectés aux entrées de données sur chaque unité de mémoire dans ce premier groupe de mémoires, par l'intermédiaire desquels des bits de même niveau logique sont enregistrés dans les adresses sélectionnées des mémoires, indépendamment de ce qui est déjà entré. Le dispositif d'opération (MO) active également un second groupe de générateurs d'adresses travaillant parallèlement (AT1-ATn) ces générateurs générant et sélectionnant successivement toutes les adresses dans une mémoire (PS1-PSn) qui est connectée séparément à chacun des générateurs, cette mémoire faisant partie d'un second groupe de mémoires. Des circuits de portes (GP¿1?-GPn¿4?) sont connectés aux entrées de données de chaque unité de mémoires dans son second groupe de mémoires, circuits par l'intermédiaire desquels des bits de même niveau logique sont entrés dans les adresses sélectionnées des mémoires. Après avoir terminé l'effacement dans ce premier et dans ce second groupes de mémoires, un signal d'activation est transmis à un dispositif de commande (L) qui indique alors que l'effacement est terminé.
États désignés : DK, FI, GB, NL, NO.
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)