WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1981001928) APPAREIL DE SYNCHRONISATION D'UN RECEPTEUR DIGITAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1981/001928    N° de la demande internationale :    PCT/US1980/001694
Date de publication : 09.07.1981 Date de dépôt international : 22.12.1980
CIB :
H03L 7/099 (2006.01), H04L 7/033 (2006.01)
Déposants :
Inventeurs :
Données relatives à la priorité :
106453 26.12.1979 US
Titre (EN) APPARATUS FOR SYNCHRONIZING A DIGITAL RECEIVER
(FR) APPAREIL DE SYNCHRONISATION D'UN RECEPTEUR DIGITAL
Abrégé : front page image
(EN)Apparatus for synchronizing the bit clock in a digital receiver to be in phase with bits of a received data stream, utilizes a frequency source locked to a system-wide frequency (fm) and frequency-arithmetic means (18, 14, 16) for providing first and second local frequencies respectively slightly greater and slightly less than a sub-multiple of the system-wide frequency. Countdown circuitry (11) provides a multiplicity of local clock phases at the local clock frequency for phase comparison with the clock frequency derived from the received data stream and for subsequent digital phase adjustment to cause the local baud clock to track the received data stream bit transition frequency.
(FR)Un appareil de synchronisation de l'horloge de bits dans un recepteur digital pour le mettre en phase avec les bits d'un courant de donnees recues, utilise une source de frequence verrouillee sur une frequence de largeur du systeme (fm) et des moyens arithmetiques de frequence (18, 14, 16) pour obtenir des premiere et seconde frequences locales respectivement legerement superieure et legerement inferieure a un sous-multiple de la frequence de largeur du systeme. Un circuit de comptage par decrements (11) fournit une multitude de phases d'horloge locales sur la frequence d'horloge locale pour la comparaison des phases avec la frequence d'horloge derivee du courant de donnees recues et pour un ajustement ulterieur des phases digitales pour que l'horloge de baud locale suive la frequence de transition de bits du courant de donnees recues.
États désignés :
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)