WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1981000632) CIRCUIT ADDITIONNEUR QUINAIRE+-
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1981/000632    N° de la demande internationale :    PCT/JP1980/000184
Date de publication : 05.03.1981 Date de dépôt international : 15.08.1980
CIB :
G06F 7/48 (2006.01)
Déposants :
Inventeurs :
Données relatives à la priorité :
79/103846 15.08.1979 JP
Titre (EN) (+-)QUINARY ADDER CIRCUIT
(FR) CIRCUIT ADDITIONNEUR QUINAIRE+-
Abrégé : front page image
(EN)An adder circuit for a binary coded quinary (BCQ). The purpose of this invention is to provide an adder circuit based on new considerations of quinary numbers and their BCQ in order to obtain an adding speed faster than binary with a binary coded decimal (BCD). A +- quinary number consists of the ten single-digit numbers -4, - 3, -2, -1, 0, 1, 2, 3, 4 and 5, and represents negative numbers without complement. The BCQ indicates a positive number by a sign bit As=1, and a negative number by a sign bit As=0. The numbers 0 to 5 are represented by numeric bits A3 to A1. The "1" of A3 to A1 when As=0 is referred to as a "(Alpha) signal". In the addition of two-digit numbers As, A3, A2, A1 and Bs, B3, B2, B1 and the addition of the carries D9, D from the lower digit, there are provided an "Adder I" for As, Bs of the same sign (See Fig. 5) and an "Adder II" for As, Bs of different sign. (This invention relates to the description of the Adder I.) The "Adder I" is prepared in accordance with the binary logic of (1, (Alpha)):0, one circuit is used in two ways for a 1 signal for A, B and 1 and (Alpha) signal for D, and a (Alpha) signal for A, B and 1 and (Alpha) signal for D. The symbols are determined by the carry Cn of the Adder I and As, Bs.
(FR)Circuit additionneur pour un quinaire a codage binaire (BCQ).Le but est de fournir un circuit additionneur base sur de nouvelles considerations de nombre quinaire et leur (BCQ) de maniere a obtenir une vitesse d"addition plus grande qu"avec le systeme binaire avec une decimale codee binairement (BCD). Un nombre quinaire +- comprend les dix nombres a un seul chiffre - 4, -3, -2, -1, 0, 1, 2, 3, 4 et 5, et represente des nombres negatifs sans complement. Le BCQ indique un nombre positif par un bit de signe As=1, et un nombre negatif par un bit de signe As=0. Les nombres de 0 a 5 sont representes par des bits numeriques A3 a A1. 0n se refere au "1" de A3 a A1 lorsque As=0 par un "signal (Alpha)". En plus des nombres a deux chiffres As, A3, A2, A1 et Bs, B3, B2, B1 et des reports D9, D du chiffre inferieur, il est prevu un "Additionneur I" pour As, Bs du meme signe (voir fig. 5) et un "Additionneur II" pour As, Bs de signes differents. (L"invention concerne la description de l"additionneur 1.) "L"Additionneur 1" est prepare selon la logique binaire de (1, (Alpha)): 0, un circuit etant utilise dans deux sens, un signal 1 pour A, B et 1 et un signal (Alpha) pour D, et un signal (Alpha) pour A, B et 1 et un signal (Alpha) pour B. Les symboles sont determines par le report Cn de l"Additionneur I et As, Bs.
États désignés :
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)