WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1981000498) CIRCUIT DIGITAL DE SYNCHRONISATION DE BOUCLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1981/000498    N° de la demande internationale :    PCT/US1980/000829
Date de publication : 19.02.1981 Date de dépôt international : 02.07.1980
CIB :
H04J 3/06 (2006.01), H04L 12/42 (2006.01), H04Q 11/04 (2006.01)
Déposants :
Inventeurs :
Données relatives à la priorité :
62425 31.07.1979 US
Titre (EN) DIGITAL LOOP SYNCHRONIZATION CIRCUIT
(FR) CIRCUIT DIGITAL DE SYNCHRONISATION DE BOUCLE
Abrégé : front page image
(EN)Digital loop circuit for controlling synchronization around a closed loop communication system. The control circuit (20) is designed to automatically adjust the delay of the loop to maintain a constant frame bit length without regard to the number of stations connected into the loop. As stations are added or subtracted from the loop, the system operates to subtract or add delay as necessary. A first in and first out (FIFO) register having a bit capacity equal to the frame size is inserted serially in the loop and a separate clock is used to control the input and the output of the first in and first out register (FIFO). If a unique frame bit is not received in the anticipated position then the clock output skips one count per frame thereby adding delay to the loop. The loop control circuit operates for situations where the framing bit is on a separate channel and also when the framing bit is on the actual data channel.
(FR)Circuit de boucle digital pour la commande de la synchronisation autour d'un systeme de communication a boucle fermee. Le circuit de commande (20) regle automatiquement la temporisation de la boucle pour maintenir une longueur constante de bits de sequence independamment du nombre de stations connectees a la boucle. Au fur et a mesure que des stations sont ajoutees a la boucle ou soustraites de celle-ci, le systeme agit pour soustraire ou ajouter la temporisation selon les besoins. Un registre premier entre, premier sortie (FIFO) avec une capacite de bits egale a la dimension de la sequence est branche en serie dans la boucle et une horloge separee est utilisee pour commander l'entree et la sortie du registre premier entre, premier sortie (FIFO). Si un seul bit de sequence n'est pas recu dans la position attendue la sortie de l'horloge saute alors un comptage par sequence, en ajoutant ainsi une temporisation a la boucle. Ce circuit de commande de boucle fonctionne dans des situations ou le bit d'encadrement se trouve sur un canal separe et aussi quand le bit d'encadrement se trouve sur le canal de donnees effectif.
États désignés :
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)