WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1981000494) CIRCUIT DECODEUR A IGFET UTILISANT DES TRANSISTORS COUPLES EN SERIE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1981/000494    N° de la demande internationale :    PCT/US1980/000959
Date de publication : 19.02.1981 Date de dépôt international : 21.07.1980
CIB :
G11C 11/408 (2006.01), G11C 8/10 (2006.01), H03K 19/0944 (2006.01), H03K 19/096 (2006.01)
Déposants :
Inventeurs :
Données relatives à la priorité :
61206 27.07.1979 US
Titre (EN) IGFET DECODE CIRCUIT USING SERIES-COUPLED TRANSISTORS
(FR) CIRCUIT DECODEUR A IGFET UTILISANT DES TRANSISTORS COUPLES EN SERIE
Abrégé : front page image
(EN)A decoder circuit suitable for integrated circuit implementation using IGFET processing which may be implemented in a highly dense structure. The decoder output lines (54", 56") are grouped in pairs and at least one of the output lines in each pair is discharged as determined by a bit in the input address. A plurality of IGFET devices under the control of the remaining input address bits selectively couple together the two output lines in each pair such that both output lines can then become discharged. Series-coupled pairs of IGFET devices (38, 40) are used in place of a single IGFET device (30) in order to reduce the chip area required to implement the decoder structure.
(FR)Circuit decodeur adapte a la mise en application de circuits integres utilisant un traitement IGFET pouvant etre mis en oeuvre dans une structure de haute densite. Les lignes de sortie de decodage (54", 56") sont groupees par paires et au moins une des lignes de sortie dans chaque paire est dechargee par la commande d"un bit dans l"adresse d"entree. Un ensemble de dispositifs IGFET sous la commande des bits d"adresse d"entree restants effectue d"une maniere selective l"accouplement entre ces deux lignes de sortie de chaque paire de sorte que les deux lignes de sortie puissent alors etre dechargees. Des paires de dispositifs IGFET couples en serie (38, 40) sont utilises a la place d"un dispositif IGFET simple (30), pour reduire la zone du circuit de la plaquette requise pour rendre effective la structure de decodage.
États désignés :
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)