WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1981000321) SYSTEME DE TRAITEMENT DE DONNEES UTILISANT UNE MEMOIRE HIERARCHIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1981/000321    N° de la demande internationale :    PCT/JP1980/000169
Date de publication : 05.02.1981 Date de dépôt international : 24.07.1980
CIB :
G06F 12/08 (2006.01)
Déposants :
Inventeurs :
Données relatives à la priorité :
79/94512 25.07.1979 JP
Titre (EN) DATA PROCESSING SYSTEM UTILIZING HIERARCHICAL MEMORY
(FR) SYSTEME DE TRAITEMENT DE DONNEES UTILISANT UNE MEMOIRE HIERARCHIQUE
Abrégé : front page image
(EN)The hierarchical memory consists of a group of buffer memories (12-1, 12-2, ... 12-n) each of which is provided in each of plural central processing units (11-1, 11-2,...11-n), an intermediate buffer memory (13) and the main memory (14) having plural banks (23-0, 23-1, 23-2, 23-3). Both the intermediate buffer memory (13) and the main memory (14) are controlled by swap-control system and set-associative system. The two memories (13, 14) are accessed by address information containing a bank-selection-address-bit-group (42) and a set-selection-address-bit-group (43). The bank-selection-address-bit-group (42) is partially modified by a part of the set-selection-address-bit-group (43).
(FR)La memoire hierarchique comprend un groupe de memoires tampons (12-1, 12-2, ... 12-n) chacune d"elles etant montee dans chacune des plusieurs unites centrales (11-1, 11-2, ... 11-n), une memoire tampon intermediaire (13) et une memoire principale (14) ayant une pluralite de banques (23-0, 23-1, 23-2, 23-3). La memoire tampon intermediaire (13) et la memoire principale (14) sont toutes deux commandees par le systeme de commandes par permutation et le systeme d"ensembles associes. Les deux memoires (13, 14) sont atteintes par des informations d"adresses contenant un groupe de bits d"adresses de selection de banques (42) et un groupe de bits d"adresses de selection d"ensembles (43). Le groupe de bits d"adresses de selection de banques (42) est partiellement modifie par une partie du groupe de bits d"adresses de selection d"ensembles (43).
États désignés :
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)