PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le lundi 03.02.2020 à 10:00 AM CET
Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO1980002624) DISPOSITIF DE MEMOIRE A SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
Note: Texte fondé sur des processus automatiques de reconnaissance optique de caractères. Seule la version PDF a une valeur juridique


請 求 の 範 囲— 1. メ モリセルのそれぞれが 1 個の MOS トラン ス タ及び 1 個の記憶容量領域を含んで ¾ る半導体メ モ リ装置 て、それぞれの記憶容量領域が、 (a) 窒化 シリコン膜を含んで るキヤハ。シタと、(b) キヤ ハ。シタ電極と、(c)前記キヤハ。シタ下方の電荷蓄積領 域と、 を含んで 、 この領域は半導体基板への不 純物導入 よ !)予め反転せしめられて ること、及 びそれぞれのメ モ リセルが直交する方向に延びる厚 絶縁膜と フィールド- · シールド層との組'合わせに よ ]9相互 分離されて る ことを特徵と する半導体 メ モリ装置。 2. (d)第 1 方向に伸びる前記厚 絶縁膜の一対、 (e)前記第 1 方向に対 して直角 第 2 方向に伸びる前 記 MOS トラン スタのケ、、一ト電極及び(f)前記第 2 方 向に伸びる フィールド · シールド層によって囲まれ た前記半導体基板の表面の面積よ 、 前記電荷蓄積 領域の各々 の面積が僅かに大き こと 特徵とする 請求の範囲 1 項記載の半導体メ モリ装置。 3. 前記キ ヤハ。ンタ(a)の窒化シリコン膜、及び前 記キ ャハ。シタ用の電極(b)が前記一対の前記厚 絶縁 膜 )、前記ゲー 電極: (e) 及び前記フィ一ルド · シ一 ル ド層(f)によ囲まれて る 前記半導体基板の表面 領域を完全に被覆して る ことを特徵とする請求の ― ο :π _ ヽ 範囲 2 項 よる半導体メ モリ装置。 4. 前記フ ィールド · シールド層が多結晶シリコ ンか ら ¾ ]3、また各フィールド · シール -ド層と前記 半導体基板の間に絶緣膜が形成されて 、この絶 緣膜は前記 MOS トラン スタのゲ一ト絶緣膜と同じ 材質か ら ]?且つ同 じ厚さを有する ことを特徵とす る請求の範囲 1 項又は 2 項による半導体メ モリ装置 5. メモリセルのそれぞれ力 1 個の MOS トラン ス タ及び 1 個の記憶容量領域を含んで る半導体メ モ リ装置を製造する方法に て、 ·第一導電型を有 する半導体基板上に複数の厚 絶縁膜が第 1 方向に 延びる よ うに形成し、 前記半導体基板上の前記厚 絶縁膜の間に薄 絶 縁膜を形成 し、 フ ィールドシールド用第 1 導電層及びヮードライ ン用第 2 導電層を、 前記第 1 方向と実質的に直交す る第 2 方向に沿っ て延びる ように、同時に形成 し、 第 1 及び第 2 導電層を マスクとして前記薄 絶縁 膜 除去 しそ して前記半導体基板の数部分を表出さ せ、 この表出部に、 前記第 1 及び第 2 導電層を マス ク として第 2 導電型の不純物を導入 して電荷蓄積領 域を形成 し、 そして電荷蓄積領域上に窒化シ リコン 膜に よるキャハ。シタ絶緣膜及びキヤハ0 シタ電極を形 成する工程を含んで る半導体メ モ リ装置の製造方 O FI WI O insufficientOCRQuality