Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO1980002611) PROSEDE ET DISPOSITIF DE SUPERVISION DE FAUTES LORS DE LA TRANSMISSION DE DONNEES ENTRE ORDINATEURS
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1980/002611 N° de la demande internationale : PCT/SE1980/000140
Date de publication : 27.11.1980 Date de dépôt international : 14.05.1980
CIB :
G06F 11/08 (2006.01) ,H04L 1/00 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07
Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
08
Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p.ex. en utilisant des codes de contrôle
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
L
TRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
1
Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
Déposants :
Inventeurs :
Données relatives à la priorité :
790427015.05.1979SE
Titre (EN) A METHOD AND AN ARRANGEMENT FOR SUPERVISING FAULTS WHEN TRANSMITTING DATA BETWEEN COMPUTERS
(FR) PROSEDE ET DISPOSITIF DE SUPERVISION DE FAUTES LORS DE LA TRANSMISSION DE DONNEES ENTRE ORDINATEURS
Abrégé :
(EN) Arrangement in data transmission between a transmitting computer, sending signal words containing start-stop information, message words and address-control signal information, and a receiving computer, for providing separate supervision of faults on the transmission lines and of such errors which are caused by faults in the signal equipment pertaining to the computer of the transmitter side, intermediate stations or the computer on the receiver side. The arrangement comprises means for generating and checking two check sums which are mutually supplementary, an inner check sum (S) for monitoring the hardware incorporated in computers and intermediate stations on a transmission path, and an outer check sum (YS) for monitoring the transmission lines. A check sum generating circuit is associated with the transmitting computer, and contains an adding circuit and a register which, by adding all the message words in a complete signal word, generates the inner check sum (S). An outer check sum generating circuit generates the outer check sum (YS by adding the address - control signal information, message words and the inner check sum. The correctness of the respective signal sum is checked in possible intermediate stations by reestablishing the sums in adding circuits and by comparison in comparator circuits between the respective reestablished sum and the corresponding check sum coming from the line. In the intermediate station there is furthermore generated, with the aid of an adder and a register, a new outer check sum on the basis of changed address-control signal information. The correctness of the respective check sum is also checked in the receiving computer by reestablishing the sums in adding circuits and by comparison in comparator circuits between the respective reestablished sum and the corresponding check sum coming from the line. In every terminal where the sums are checked and compared there is the possibility of transmitting control signals in response to the comparison results, which signals initiate retransmission of the message or switching to another line.
(FR) Un dispositif pour la transmission de donnees entre un ordinateur emetteur envoyant des mots signaux contenant des informations marche-arret, des mots messages et des informations de signaux de commande d"adresse, et un ordinateur de reception, afin d"assurer une supervision separee des fautes dans les lignes de transmission et des erreurs qui sont dues aux fautes dans l"installation de transmission de signaux de l"ordinateur, cote emetteur, dans les stations intermediaires ou l"ordinateur, cote recepteur. Le dispositif comprend des moyens pour engendrer et verifier deux sommes de verification qui sont mutuellement complementaires, une somme de verification interne (S) pour le controle du cablage incorpore dans les ordinateurs et les stations intermediaires sur un chemin de transmission, ainsi qu"une somme externe de verification (YS) pour le controle des lignes de transmission. Un circuit de production de la somme de verification est associe a l"ordinateur de transmission, et comprend un circuit d"addition et un registre, lequel, par addition de tous les mots messages dans un mot de signaux complet, engendre la somme interne de verification (S). Un circuit de production de la somme externe de verification etablit cette somme externe de verification (YS) en additionnant l"information de signaux de commande d"adresse, les mots messages et la somme interne de verification. L"exactitude de la somme des signaux respectifs est verifiee dans des stations intermediaires en re-etablissant les sommes dans des circuits d"addition et en comparant dans des circuits comparateurs la somme re-etablie respective et la somme correspondante de verification venant de la ligne. Dans la station intermediaire est de plus engendree, a l"aide d"un additionneur et d"un registre, une nouvelle somme externe de verification sur la base de l"information changee des signaux de commande d"adresse. L"exactitude de la somme de verification respective est aussi verifiee dans l"ordinateur de reception en re-etablissant les sommes dans les circuits d"addition et comparant dans des comparateurs la somme re-etablie respective et la somme correspondante de verification venant de la ligne. Dans chaque terminal, ou les sommes sont verifiees et comparees, existe la possibilite de transmission de signaux de controle en reponse aux resultats de comparaison, lesquels signaux declenchent la retransmission du message ou la commutation sur une autre ligne.
États désignés :
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)
Also published as:
NO19810119ES8200778AR232050EP0028619ES491476US4390989
DK15481AU1980059886