WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1980002470) CIRCUIT TAMPON DE SORTIE POUR UN CIRCUIT INTEGRE CMOS (A SEMI-CONDUCTEUR A OXYDE METALLIQUE COMPLEMENTAIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1980/002470    N° de la demande internationale :    PCT/JP1980/000087
Date de publication : 13.11.1980 Date de dépôt international : 25.04.1980
CIB :
H01L 27/092 (2006.01)
Déposants :
Inventeurs :
Données relatives à la priorité :
79/51723 26.04.1979 JP
Titre (EN) OUTPUT BUFFER CIRCUIT FOR CMOS INTEGRATED CIRCUIT
(FR) CIRCUIT TAMPON DE SORTIE POUR UN CIRCUIT INTEGRE CMOS (A SEMI-CONDUCTEUR A OXYDE METALLIQUE COMPLEMENTAIRE
Abrégé : front page image
(EN)Two P-type wells (22a, 22b) are formed in an isolated way in the surface of an N-type semiconductor substrate (1), in each of which an enhancement type N-channel MOS transistor is formed. The two transistors are connected across a higher voltage source (VDD) and a lower voltage source (VSS) in series, with using the series connection point therebetween as an output terminal (OUT). Gate terminals (27a, 27b) of the two transistors are applied with input signals (IN, IN) of opposite levels, respectively. The P-type well (22b), in which the transistor connected with the higher voltage source (VDD) is formed, is connected with the output terminal (OUT) and the P-type well (22a), in which the transistor connected with the lower voltage source (VSS) is formed, is connected with the lower voltage source (VSS), so that both of them are utilized as an output buffer circuit for a CMOS integrated circuit. The circuit of the invention can be used as an output buffer circuit for a CMOS (Complementary Metal Oxide Semiconductor) integrated circuit and enables to make higher integration and to increase the output.
(FR)Deux puits de type P (22a, 22b) sont formes et isoles a la surface d"un substrat semi-conducteur de type N (1), et dans lesquels un transistor MOS a canal d"amelioration de type N est forme. Les deux transistors sont connectes en serie a une source a plus haute tension (VDD) et a une source de tension plus basse (VSS) en utilisant leur point de connexion en serie comme borne de sortie (OUT). On envoie des signaux d"entree (IN, IN) de niveaux opposes aux bornes portes (27a, 27b) des deux transistors. Le puits de type P (22b) dans lequel le transistor connecte a la source de tension la plus elevee (VDD) est forme, est connecte a la borne de sortie (OUT) et le puits de type P (22a), dans lequel le transistor connecte a la source de tension la plus basse est forme, est connecte a la source de tension la plus basse (VSS) afin que les deux soient utilises en tant que circuit tampon de sortie pour un circuit integre (CMOS). Un tel circuit peut etre utilise en tant que circuit tampon de sortie pour un circuit integre CMOS (Semi-conducteur a oxyde metallique complementaire) et permet d"effectuer une integration plus elevee et d"augmenter la sortie.
États désignés :
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)