Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le samedi 31.10.2020 à 7:00 AM CET
Paramétrages

Paramétrages

Aller à Demande

1. WO1979000684 - ISOLATION DE CIRCUITS INTEGRES PAR ATTAQUE CHIMIQUE SELECTIVE, DIFFUSION ET OXYDATION THERMIQUE, SUCCESSIVEMENT

Numéro de publication WO/1979/000684
Date de publication 20.09.1979
N° de la demande internationale PCT/US1979/000102
Date du dépôt international 26.02.1979
CIB
H01L 21/74 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
74Réalisation de régions profondes à haute concentration en impuretés, p.ex. couches collectrices profondes, connexions internes
H01L 21/762 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
76Réalisation de régions isolantes entre les composants
762Régions diélectriques
CPC
H01L 21/743
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
74Making of ; localized; buried regions, e.g. buried collector layers, internal connections ; substrate contacts
743Making of internal connections, substrate contacts
H01L 21/76237
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
762Dielectric regions ; , e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
76224using trench refilling with dielectric materials
76237introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Déposants
Inventeurs
Données relatives à la priorité
88280202.03.1978US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) ISOLATION OF INTEGRATED CIRCUITS BY STEPWISE SELECTIVE ETCHING,DIFFUSION AND THERMAL OXIDATION
(FR) ISOLATION DE CIRCUITS INTEGRES PAR ATTAQUE CHIMIQUE SELECTIVE, DIFFUSION ET OXYDATION THERMIQUE, SUCCESSIVEMENT
Abrégé
(EN)
A method of isolating portions of integrated circuits which permits closely packed structures. A semiconductor wafer is provided with a substrate of one conductivity type, a first layer of opposite conductivity type and high impurity concentration formed thereon, and a second layer of either conductivity type but lower concentration formed over the first layer. The major surfaces of the semiconductor layers are parallel to the (110) plane. Narrow grooves with sidewalls in the (111) plane are etched into the first layer. A shallow diffusion of impurities of the same conductivity type as the first layer is performed in the sidewalls and bottom of the grooves which permits the first layer to be contacted from the surface of the second layer. The groove is then etched further until it extends into the underlying substrate. Impurities of the same conductivity type as the substrate are diffused into the bottom and sidewalls of the grooves. The concentration of these impurities is chosen so that a chanstop region is formed in the substrate without appreciably affecting electrical conductivity between the first layer and the regions formed by the previous diffusion.
(FR)
Methode d"isolation de portions de circuits integres permettant d"obtenir des structures etroitement serrees. Une plaquette gaufree a semi-conducteur est pourvue d"un substrat d"un type de conductivite, d"une premiere couche de conductivite contraire et a forte concentration d"impuretes formee sur ledit substrat, et d"une seconde couche de l"une ou l"autre des conductivites mais a concentration moins elevee formee sur la premiere couche. Les surfaces principales des couches a semi-conducteur sont paralleles au plan (110). Des rainures etroites ayant des parois laterales dans le plan (111) sont gravees par attaque chimique dans la premiere couche. Une diffusion superficielle des impuretes de meme conductivite que la premiere couche s"effectue au niveau des parois laterales et du fond des rainures, ce qui permet a la premiere couche d"etre en contact avec la surface de la seconde couche. Les rainures sont ensuite prolongees par attaque chimique jusqu"a atteindre le substrat sous-jacent. Les impuretes de meme conductivite que le substrat sont diffusees dans le fond et les parois laterales des rainures. La concentration de ces impuretes est choisie de telle sorte qu"une region "chanstop" (delimitation) se forme dans le substrat sans affecter sensiblement la conductivite electrique entre la premiere couche et les regions formees par la diffusion anterieure.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international