Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. US6845045 - Background operation for memory cells

Office
États-Unis d'Amérique
Numéro de la demande 10677349
Date de la demande 01.10.2003
Numéro de publication 6845045
Date de publication 18.01.2005
Numéro de délivrance 6845045
Date de délivrance 18.01.2005
Type de publication B1
CIB
G11C 16/04
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
04utilisant des transistors à seuil variable, p.ex. FAMOS
G11C 16/06
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
G11C 8/00
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
8Dispositions pour sélectionner une adresse dans une mémoire numérique
G11C 8/08
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
8Dispositions pour sélectionner une adresse dans une mémoire numérique
08Circuits de commande de lignes de mots, p.ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, pour lignes de mots
G11C 11/56
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
11Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
56utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p.ex. de tension, de courant, de phase, de fréquence
G11C 16/02
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
CPC
G11C 16/0483
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
04using variable threshold transistors, e.g. FAMOS
0483comprising cells having several storage transistors connected in series
G11C 8/08
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
8Arrangements for selecting an address in a digital store
08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
G11C 11/5628
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
5621using charge storage in a floating gate
5628Programming or writing circuits; Data input circuits
G11C 16/12
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
10Programming or data input circuits
12Programming voltage switching circuits
G11C 16/30
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
30Power supply circuits
G11C 2216/18
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2216Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
12Reading and writing aspects of erasable programmable read-only memories
18Flash erasure of all the cells in an array, sector or block simultaneously
Déposants SanDisk Corporation
Inventeurs Cernea Raul Adrian
Mandataires Parsons Hsue & de Runtz LLP
Données relatives à la priorité 09956201 17.09.2001 US
10677349 01.10.2003 US
Titre
(EN) Background operation for memory cells
Abrégé
(EN)

A technique to perform an operation (e.g., erase, program, or read) on memory cells (105) is to apply an operating voltage dynamically to the gates (111, 113) of the memory cells, rather than a continuous operating voltage. This reduces the power consumed during the operation. Dynamic operation or background operation such as background erase also permits other operations, such as read, program, or erase to occur while the selected memory cells are operated on. This improves the operational speed of an integrated circuit using dynamic operation compared to a continuous operation. A transfer transistor controls coupling of the operating voltage to a node of the memory cells selected for dynamic operation. When the node is substantially charged to the operating voltage it is floated by turning off the transfer transistor. The dynamically held operating voltage is allowed to perform the memory operation with the occasional refresh.