Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. JP2001217523 - MOUNT STRUCTURE OF CHIP TYPE SEMICONDUCTOR DEVICE

Office
Japon
Numéro de la demande 2000028889
Date de la demande 01.02.2000
Numéro de publication 2001217523
Date de publication 10.08.2001
Type de publication A
CIB
H05K 1/18
HÉLECTRICITÉ
05TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
KCIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
1Circuits imprimés
18Circuits imprimés associés structurellement à des composants électriques non imprimés
H05K 1/09
HÉLECTRICITÉ
05TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
KCIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
1Circuits imprimés
02Détails
09Emploi de matériaux pour réaliser le parcours métallique
H05K 3/34
HÉLECTRICITÉ
05TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
KCIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3Appareils ou procédés pour la fabrication de circuits imprimés
30Assemblage de circuits imprimés avec des composants électriques, p.ex. avec une résistance
32Connexions électriques des composants électriques ou des fils à des circuits imprimés
34Connexions soudées
Déposants ROHM CO LTD
ローム株式会社
Inventeurs OKAZAKI TADAHIRO
岡崎 忠宏
Mandataires 佐野 静夫
Titre
(EN) MOUNT STRUCTURE OF CHIP TYPE SEMICONDUCTOR DEVICE
(JA) チップ型半導体装置の実装構造
Abrégé
(EN)

PROBLEM TO BE SOLVED: To provide a mount structure of a chip semiconductor device which is free of wire breakage at the time of mounting due to heat stress, superior in economy, and causes no environmental pollution.

SOLUTION: This chip type semiconductor device has its terminal electrodes mounted on a pattern electrode on a wiring board. The surface roughness of the terminal electrodes at least on the mount surface side is 0.1 m, and the surface roughness of the pattern electrode at the terminal electrode mounted part is 0.1 m.

COPYRIGHT: (C)2001,JPO

(JA)


【課題】 熱ストレスによる実装時のワイヤ断線がな
く、また経済性に優れ、さらには環境汚染を引き起こす
ことのないチップ型半導体装置の実装構造を提供する。


【解決手段】 配線基板上のパターン電極にチップ型半
導体装置の端子電極を実装するチップ型半導体装置の実
装構造において、前記端子電極の少なくとも実装面側の
表面粗度を0.1μm以下の範囲とし、前記パターン電
極の少なくとも端子電極実装部分の表面粗度を0.1μ
m以下の範囲とした。