PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (EP0023210) CIRCUIT LOGIQUE TAMPON A TROIS ETATS.

Office : Office européen des brevets (OEB)
Numéro de la demande : 80900215 Date de la demande : 29.07.1980
Numéro de publication : 0023210 Date de publication : 04.02.1981
Type de publication : B1
Référence PCT: Numéro de la demande :US1980000002 ; Numéro de publication : Cliquer pour voir les données
CIB :
H 03K
H 03K
H03K 19/0175
H 03K
H03K 19/094
H 03K
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
17
Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
51
caractérisée par l'utilisation de composants spécifiés
56
par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs
687
les dispositifs étant des transistors à effet de champ
693
Dispositifs de commutation comportant plusieurs bornes d'entrée et de sortie, p.ex. multiplexeurs, distributeurs
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
02
utilisant des éléments spécifiés
08
utilisant des dispositifs à semi-conducteurs
094
utilisant des transistors à effet de champ
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
0175
Dispositions pour le couplage; Dispositions pour l'interface
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
01
Modifications pour accélérer la commutation
017
dans les circuits à transistor à effet de champ
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
02
utilisant des éléments spécifiés
08
utilisant des dispositifs à semi-conducteurs
094
utilisant des transistors à effet de champ
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
20
caractérisés par la fonction logique, p.ex. circuits ET, OU, NI, NON
CPC :
H03K 19/09429
Déposants : WESTERN ELECTRIC COMPANY, INCORPORATED
Inventeurs : KELLER, JACK KRATZER
MOWERY, GILBERT LEROY, JR.
Données relatives à la priorité : 274179 11.01.1979 US
Titre : (DE) LOGISCHE PUFFER-SCHALTUNG MIT DREI ZUSTÄNDEN.
(EN) TRI-STATE LOGIC BUFFER CIRCUIT
(FR) CIRCUIT LOGIQUE TAMPON A TROIS ETATS.
Abrégé : front page image
(EN) A first MOS (metal-oxide-semiconductor) NOR-gate device feeding a second MOS NOR-gate device feeding an MOS output load device is arranged to yield a three output level buffer circuit, that is, a circuit whose output to a common data bus line can be "high" ("1"), "low" ("0"), or of very high impedance ("floating"). Each NOR-gate contains a low ("load") depletion mode MOS transistors (M3, M5) and a high ("driver") enhancement mode (M4, M"4, M6, M"6) MOS; the output load device contains an output driver enhancement mode MOS transistor (M2) and an output load MOS transistor (M1) having a threshold intermediate that of the depletion mode and enhancement mode M0S transistors. In this manner, only a single voltage source VDD, of typically about +5 volts in N-MOS integrated circuit technology is required to power the buffer circuit completely.
(FR) Un premier dispositif semi-conducteur-meta-oxyde (MOS) a porte non/ou (NOR) alimentant un second dispositif (MOS) a porte (NOR) alimentant un dispositif (MOS) a charge de sortie, pour former un circuit tampon a trois niveaux de sorties, c"est-a-dire un circuit dont la sortie vers une ligne de bus de donnees communes peut etre "haute" ("1"), "basse" ("O") ou de tres haute impedance ("flottante"). Chaque porte (NOR) contient des transistors (MOS) de mode d"appauvrissement bas ("charge") (M3, M5) et un mode (MOS) d"enrichissement haut ("entrainement") (M4, M"4 M6, M"6); le dispositif de charge de sortie contient un transistor (MOS) de mode d"enrichissement d"entrainement de sortie (M2) et un transistor (MOS) de charge de sortie (M1) ayant un seuil intermediaire entre ceux des transistors (MOS) de mode d"appauvrissement et d"enrichissement. De cette maniere, une seule source de tension VDD, typiquement d"environ +5 volts, dans une technologie de circuit integre N-MOS est necessaire pour alimenter completement le circuit tampon.
Également publié sous:
WO/1980/001528