Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2007108104 - DISPOSITIF A SEMI-CONDUCTEURS ET SON PROCEDE DE FABRICATION

Note: Texte fondé sur des processus automatiques de reconnaissance optique de caractères. Seule la version PDF a une valeur juridique

[ JA ]

請求の範囲

[1] 半導体基板表面の素子分離領域に形成されて、当該半導体基板上で素子領域を 画定する素子分離構造と、

前記素子領域を横切るように形成されたゲート電極と、

前記ゲート電極の両側における前記素子領域に不純物が導入されてなる一対の 導電領域と

を含み、

前記各導電領域は、それぞれ低濃度領域と当該低濃度領域よりも不純物濃度の 高い高不純物領域とが重畳されてなり、前記各導電領域の少なくとも一方は、前記 高不純物領域が前記低濃度領域内で当該低濃度領域の端部からオフセットされた 状態に形成されており、

前記素子分離構造は、前記素子領域が前記ゲート電極下の部分においてゲート 長よりも狭幅で外方へ向かって突出する突出部を有するように、前記ゲート電極下の 部分で凹形状に形成され、前記突出部の表層に、前記導電領域とは反対導電型の 不純物が導入されてなる表層導電領域が形成されていることを特徴とする半導体装 置。

[2] 前記半導体基板の表層における少なくとも前記素子領域を包含する部分に、前記 導電領域とは反対導電型の不純物が前記表層導電領域よりも低濃度に導入されて なることを特徴とする請求項 1に記載の半導体装置。

[3] 前記表層導電領域は、前記素子領域の前記ゲート電極下の部分に形成されてな るチャネルドーズ領域であることを特徴とする請求項 2に記載の半導体装置。

[4] 前記半導体基板の前記素子分離領域下に、前記導電領域とは反対導電型の不純 物が導入されてなるチャネルストップ領域を更に含み、

前記チャネルストップ領域の端部が、前記ゲート電極のゲート幅として機能する部 分の端部から離間していることを特徴とする請求項 1に記載の半導体装置。

[5] 前記突出部は、少なくとも前記チャネルストップ領域に到達する長さを有することを 特徴とする請求項 4に記載の半導体装置。

[6] 前記突出部下において、前記チャネルストップ領域が前記素子分離構造の端部の 一部を覆うように形成されていることを特徴とする請求項 5に記載の半導体装置。

[7] 前記素子分離構造の前記突出部を囲む部分の他方の前記各導電領域側のみに、 前記チャネルストップ領域の一部が形成されていることを特徴とする請求項 4に記載 の半導体装置。

[8] 前記各導電領域の双方が、前記高不純物領域が前記低濃度領域内で当該低濃 度領域の端部からオフセットされた状態に形成されていることを特徴とする請求項 1 に記載の半導体装置。

[9] 半導体基板表面の素子分離領域に、当該半導体基板上で素子領域を画定する素 子分離構造を形成する工程と、

前記素子領域を横切るようにゲート電極を形成する工程と、

前記ゲート電極の両側における前記素子領域に不純物を導入し、一対の導電領 域を形成する工程と

を含み、

前記各導電領域を、それぞれ低濃度領域と当該低濃度領域よりも不純物濃度の高 い高不純物領域とが重畳されてなり、前記各導電領域の少なくとも一方は、前記高 不純物領域が前記低濃度領域内で当該低濃度領域の端部からオフセットされた状 態に形成し、

前記素子分離構造を、前記素子領域が前記ゲート電極下の部分においてゲート長 よりも狭幅で外方へ向かって突出する突出部を有するように、前記ゲート電極下の部 分で凹形状に形成し、前記突出部の表層に、前記導電領域とは反対導電型の不純 物を導入して表層導電領域を形成することを特徴とする半導体装置の製造方法。

[10] 前記半導体基板の表層における少なくとも前記素子領域を包含する部分に、前記 導電領域とは反対導電型の不純物が前記表層導電領域よりも低濃度に導入されて なることを特徴とする請求項 9に記載の半導体装置の製造方法。

[11] 前記表層導電領域は、前記素子領域の前記ゲート電極下の部分に形成されてな るチャネルドーズ領域であることを特徴とする請求項 10に記載の半導体装置の製造 方法。

[12] 前記半導体基板の前記素子分離領域下に、前記導電領域とは反対導電型の不純 物を導入してチャネルストップ領域を形成する工程を更に含み、

前記チャネルストップ領域を、その端部が前記ゲート電極のゲート幅として機能する 部分の端部から離間するように形成することを特徴とする請求項 9に記載の半導体装 置の製造方法。

[13] 前記突出部は、少なくとも前記チャネルストップ領域に到達する長さを有することを 特徴とする請求項 12に記載の半導体装置の製造方法。

[14] 前記突出部下において、前記チャネルストップ領域を前記素子分離構造の端部の 一部を覆うように形成することを特徴とする請求項 13に記載の半導体装置の製造方 法。

[15] 前記素子分離構造の前記突出部を囲む部分の他方の前記各導電領域側のみの 下部に、前記チャネルストップ領域の一部を形成することを特徴とする請求項 12に記 載の半導体装置の製造方法。

[16] 前記各導電領域の双方を、前記高不純物領域が前記低濃度領域内で当該低濃 度領域の端部からオフセットされた状態に形成することを特徴とする請求項 9に記載 の半導体装置の製造方法。