Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020162013 - DISPOSITIF À SEMI-CONDUCTEUR

Document

明 細 書

発明の名称 半導体装置

技術分野

0001  

背景技術

0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014  

図面の簡単な説明

0015  

発明を実施するための形態

0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109  

符号の説明

0110  

請求の範囲

1   2   3   4   5   6   7   8   9   10  

図面

1   2   3   4   5   6   7   8   9  

明 細 書

発明の名称 : 半導体装置

技術分野

[0001]
 本発明は、半導体装置に関する。

背景技術

[0002]
 従来、IGBT(絶縁ゲート型バイポーラトランジスタ)等の素子が形成された半導体装置が知られている(例えば、特許文献1および2参照)。
 特許文献1 特開2017-59672号公報
 特許文献2 特開2004-55812号公報

解決しようとする課題

[0003]
 半導体装置は、耐量が高いほうが好ましい。

一般的開示

[0004]
 上記課題を解決するために、本発明の第1の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に設けられた活性部を備えてよい。半導体装置は、半導体基板に設けられ、上面視において活性部を挟んで配置された第1ウェル領域および第2ウェル領域を備えてよい。半導体装置は、半導体基板に設けられ、上面視において活性部を囲んで配置された周辺ウェル領域を備えてよい。半導体装置は、半導体基板に設けられ、上面視において第1ウェル領域および第2ウェル領域との間に配置された中間ウェル領域を備えてよい。半導体装置は、第1ウェル領域の上方に配置された第1パッド、および、第2ウェル領域の上方に配置された第2パッドを備えてよい。半導体装置は、中間ウェル領域の上方に配置された温度センスダイオードを備えてよい。
[0005]
 第1ウェル領域および第2ウェル領域は、周辺ウェル領域よりも、活性部の中央側に突出していてよい。
[0006]
 半導体基板は、上面視において向かい合う第1端辺および第2端辺を有してよい。第1ウェル領域は、活性部と第1端辺との間に配置されてよい。第2ウェル領域は、活性部と第2端辺との間に配置されていてよい。
[0007]
 半導体装置は、第1パッドに接続されたゲートランナーを備えてよい。第1パッドは、第1端辺の中央に配置されていてよい。
[0008]
 ゲートランナーは、上面視において活性部を囲む活性周辺部を有してよい。ゲートランナーは、上面視において第1ウェル領域を囲む第1ウェル周辺部を有してよい。ゲートランナーは、上面視において第2ウェル領域を囲む第2ウェル周辺部を有してよい。
[0009]
 第1ウェル周辺部は、第1端辺の中央に配置されていてよい。第2ウェル周辺部は、第2端辺の中央に配置されていてよい。
[0010]
 中間ウェル領域は、上面視において第1ウェル領域から、第2ウェル領域まで設けられていてよい。
[0011]
 中間ウェル領域は、上面視において第1ウェル領域および第2ウェル領域を結ぶ方向と垂直な方向の幅が、他の部分よりも広い幅広部を有してよい。幅広部の上方に温度センスダイオードが配置されていてよい。
[0012]
 ゲートランナーは、上面視において温度センスダイオードを囲む環状部を有してよい。ゲートランナーは、第1ウェル領域から環状部まで設けられた第1延伸部を有してよい。ゲートランナーは、第2ウェル領域から環状部まで設けられた第2延伸部を有してよい。
[0013]
 本発明の第2の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に設けられた活性部を備えてよい。半導体装置は、半導体基板に設けられ、上面視において活性部を横断して設けられたゲートランナーを備えてよい。半導体装置は、半導体基板の上方に配置された温度センスダイオードを備えてよい。ゲートランナーは、上面視において温度センスダイオードを囲む環状部を有してよい。ゲートランナーは、環状部の一つの端部から活性部の一つの端部まで延伸する第1延伸部を有してよい。ゲートランナーは、環状部の他の端部から活性部の他の端部まで延伸する第2延伸部を有してよい。
[0014]
 なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

図面の簡単な説明

[0015]
[図1] 本発明の一つの実施形態に係る半導体装置100の一例を示す上面図である。
[図2] 半導体基板10の上方に配置される温度センスダイオード178、エミッタ電極52および各パッドを示す図である。
[図3] 半導体装置100の上面における、ゲートランナー48の配置例を示す図である。
[図4] 図3における領域Aの拡大図である。
[図5] 図4におけるb-b断面の一例を示す図である。
[図6] 図4におけるトランジスタ部70およびダイオード部80を部分的に拡大した上面図である。
[図7] 図6におけるc-c断面の一例を示す図である。
[図8] ゲートランナー48の他の配置例を示す上面図である。
[図9] 電流検出部110におけるXZ断面の一例を示す図である。

発明を実施するための形態

[0016]
 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
[0017]
 本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
[0018]
 本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Z軸は地面に対する高さ方向を限定して示すものではない。なお、+Z軸方向と-Z軸方向とは互いに逆向きの方向である。正負を記載せず、Z軸方向と記載した場合、+Z軸および-Z軸に平行な方向を意味する。また本明細書では、+Z軸方向から見ることを上面視と称する場合がある。
[0019]
 本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。
[0020]
 本明細書においては、不純物がドーピングされたドーピング領域の導電型をP型またはN型として説明している。ただし、各ドーピング領域の導電型は、それぞれ逆の極性であってもよい。また、本明細書においてP+型またはN+型と記載した場合、P型またはN型よりもドーピング濃度が高いことを意味し、P-型またはN-型と記載した場合、P型またはN型よりもドーピング濃度が低いことを意味する。
[0021]
 本明細書においてドーピング濃度とは、ドナーまたはアクセプタとして活性化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差を、ドナーまたはアクセプタのうちの多い方の濃度とする場合がある。当該濃度差は、電圧-容量測定法(CV法)により測定できる。また、拡がり抵抗測定法(SR)により計測されるキャリア濃度を、ドナーまたはアクセプタの濃度としてよい。また、ドナーまたはアクセプタの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナーまたはアクセプタの濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドナーまたはアクセプタの濃度がほぼ均一な場合等においては、当該領域におけるドナーまたはアクセプタ濃度の平均値をドナーまたはアクセプタ濃度としてよい。
[0022]
 図1は、本発明の一つの実施形態に係る半導体装置100の一例を示す上面図である。半導体装置100は、半導体基板10を備えている。半導体基板10は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。半導体基板10は、上面視において端辺102を有する。本例の半導体基板10は、上面視において互いに向かい合う2組の端辺102を有する。図1においては、互いに向かい合う1組の第1端辺102-1および第2端辺102-2を示している。図1においては、第1端辺102-1および第2端辺102-2と平行な方向をY軸方向、第1端辺102-1および第2端辺102-2と垂直な方向をX軸方向とする。
[0023]
 半導体基板10には活性部120が設けられている。活性部120は、半導体装置100をオン状態に制御した場合に半導体基板10の上面と下面との間で、深さ方向に主電流が流れる領域である。したがって、図1中に斜線で示すウェル領域の内側の領域を活性部120としてよい。活性部120には、IGBT(絶縁ゲート型バイポーラトランジスタ)等のトランジスタ素子を含むトランジスタ部70が設けられていてよい。活性部120は、FWD(還流ダイオード)等のダイオード素子を含むダイオード部80が設けられていてもよい。活性部120は、トランジスタ部70およびダイオード部80の少なくとも一方が設けられた領域であってよい。
[0024]
 図1においては、トランジスタ部70が配置される領域には記号「I」を付し、ダイオード部80が配置される領域には記号「F」を付している。トランジスタ部70およびダイオード部80は、X軸方向に交互に並んで配置されてよい。活性部120が上面視において分割されている場合、活性部120の各領域において、トランジスタ部70およびダイオード部80は、X軸方向に交互に並んで配置されてよい。
[0025]
 半導体基板10には、P型のウェル領域が設けられている。ウェル領域は、後述するベース領域よりもドーピング濃度が高く、半導体基板10の上面に接して形成されており、且つ、ベース領域の底部よりも深い位置まで形成されている領域である。当該深さは、半導体基板10の上面を基準位置とした深さである。図1は、半導体基板10の上面におけるウェル領域の配置例を示している。図1においては、ウェル領域に斜線のハッチングを付している。
[0026]
 ウェル領域は、比較的に高濃度のP型領域なので、電子電流が流れにくい。このため、ウェル領域が偏って配置されると、電子電流が流れにくい領域が偏ってしまう。本例の半導体装置100は、上面視においてウェル領域をバランスよく配置することで、電子電流が流れにくい領域をバランスよく配置する。これにより、電子電流の偏りを抑制して、半導体装置100の耐量を向上できる。
[0027]
 半導体装置100は、第1ウェル領域111および第2ウェル領域112を有する。第1ウェル領域111および第2ウェル領域112は、予め定められた方向(図1ではX軸方向)において、活性部120を挟んで配置されている。2つのウェル領域が活性部120を挟むとは、上面視において2つのウェル領域を結ぶいずれかの直線が、活性部120を通過することを指す。
[0028]
 第1ウェル領域111は、第1端辺102-1の近傍に配置されてよい。つまり第1ウェル領域111と第1端辺102-1との距離は、第1ウェル領域111と第2端辺102-2との距離よりも小さい。第2ウェル領域112は、第2端辺102-2の近傍に配置されてよい。つまり第2ウェル領域112と第2端辺102-2との距離は、第2ウェル領域112と第1端辺102-1との距離よりも小さい。
[0029]
 本例の第1ウェル領域111は、X軸方向において、活性部120と、第1端辺102-1との間に配置されている。第1ウェル領域111と第1端辺102-1との間には、活性部120が設けられていない。つまり第1ウェル領域111は、活性部120のX軸方向における一つの端部と、第1端辺102-1との間に配置されている。活性部120は、第1端辺102-1と平行な辺を有してよい。第1ウェル領域111は、活性部120の当該辺から、活性部120の内側に向かって突出して設けられていてよい。
[0030]
 本例の第2ウェル領域112は、X軸方向において、活性部120と、第2端辺102-2との間に配置されている。第2ウェル領域112と第2端辺102-2との間には、活性部120が設けられていない。つまり第2ウェル領域112は、活性部120のX軸方向における端部と、第2端辺102-2との間に配置されている。活性部120は、第2端辺102-2と平行な辺を有してよい。第2ウェル領域112は、活性部120の当該辺から、活性部120の内側に向かって突出して設けられていてよい。
[0031]
 第1ウェル領域111は、Y軸方向において、第1端辺102-1の中央位置Ycを含む範囲に設けられてよい。第2ウェル領域112は、Y軸方向において、第2端辺102-2の中央位置Ycを含む範囲に設けられてよい。第1ウェル領域111は、Y軸方向において活性部120に挟まれていてよい。第2ウェル領域112は、Y軸方向において活性部120に挟まれていてよい。第2ウェル領域112は、第1ウェル領域111よりも、Y軸方向において広い範囲に設けられてよい。
[0032]
 第2ウェル領域112は、上面視において所定の領域を囲んでいてもよい。本例の第2ウェル領域112は、半導体基板10に設けられた電流検出部110を囲んでいる。電流検出部110は、トランジスタ部70と同様の構造を有しているが、上面視における面積がトランジスタ部70よりも小さい。電流検出部110には、トランジスタ部70における主電流に比例した電流が流れる。
[0033]
 半導体装置100は、上面視において活性部120を囲んで配置された周辺ウェル領域113を有する。周辺ウェル領域113は、半導体基板10の各端辺と平行に設けられてよい。本例の周辺ウェル領域113は、上面視において、活性部120を囲む環状の領域である。周辺ウェル領域113は、半導体基板10の各端辺と垂直な方向における幅が一定であってよい。
[0034]
 本例の第1ウェル領域111および第2ウェル領域112は、周辺ウェル領域113よりも、活性部120の中央Ac側に突出している。活性部120の中央Acとは、上面視における活性部120の幾何学的な重心である。他の例では、第1ウェル領域111および第2ウェル領域112の少なくとも一方は、周辺ウェル領域113と、半導体基板10の端辺102との間に配置されていてもよい。この場合、第1ウェル領域111および第2ウェル領域112の少なくとも一方は、周辺ウェル領域113から、端辺102側に突出する。
[0035]
 半導体装置100は、上面視において活性部120を分割する中間ウェル領域114を有する。中間ウェル領域114を含むウェル領域により、活性部120は2つ以上の領域に分割されてよい。中間ウェル領域114は、予め定められたウェル長手方向に長手を有している。本例の中間ウェル領域114は、ウェル長手方向に延伸して活性部120を横断する。図1におけるウェル長手方向はX軸方向である。
[0036]
 中間ウェル領域114は、第1ウェル領域111と、第2ウェル領域112との間に設けられている。中間ウェル領域114の長手方向の一端は第1ウェル領域111に接続され、他の一端は第2ウェル領域112に接続されてよい。中間ウェル領域114は、活性部120の中央Acと重なる領域に設けられてよい。
[0037]
 後述するように、中間ウェル領域114の上方には、温度センスダイオードが配置される。温度センスダイオードを備える半導体装置において、第1ウェル領域111および第2ウェル領域112が活性部120を挟んで配置され、且つ、中間ウェル領域114が、第1ウェル領域111および第2ウェル領域112の間に配置されることで、上面視においてこれらのウェル領域を分散して配置することができる。従って、ウェル領域を偏らせずにバランスよく配置できる。このため、電流が局所的に集中することを抑制できる。
[0038]
 上述したように、第1ウェル領域111および第2ウェル領域112は、端辺102の中央位置Ycを含む範囲に設けられることが好ましい。これにより、ウェル領域を更にバランスよく配置できる。
[0039]
 中間ウェル領域114は、上面視においてウェル長手方向と垂直な方向(本例ではY軸方向)の幅が、他の部分よりも広い幅広部115を有してよい。幅広部115も、第1ウェル領域111と、第2ウェル領域112との間に設けられている。幅広部115は、第1ウェル領域111と、第2ウェル領域112との間の中央に配置されてよい。幅広部115は、活性部120の中央Acと重なる領域に設けられてよい。幅広部115は、中間ウェル領域114のウェル長手方向における中央を含む領域に配置されてもよい。温度センスダイオードは、幅広部115の上方に配置されている。これにより、温度センスダイオードを備える半導体装置において、ウェル領域をバランスよく配置できる。
[0040]
 図1において、第1の端辺102-1の中央位置Ycと、第2の端辺102-2の中央位置Ycとを結ぶ線を、直線192とする。本例の直線192は、半導体基板10をY軸方向において2等分する直線である。第1ウェル領域111、第2ウェル領域112および中間ウェル領域114は、直線192の上方に設けられてよい。つまり第1ウェル領域111、第2ウェル領域112および中間ウェル領域114の各領域は、直線192と重なる部分を有する。これにより、温度センスダイオードを備える半導体装置において、ウェル領域をバランスよく配置できる。
[0041]
 半導体装置100は、周辺ウェル領域113と、半導体基板10の端辺102との間に、エッジ終端構造部を備えてもよい。エッジ終端構造部は、半導体基板10の上面側の電界集中を緩和する。エッジ終端構造部は、例えば、活性部120を囲んで環状に設けられたガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
[0042]
 図2は、半導体基板10の上方に配置される温度センスダイオード178、エミッタ電極52および各パッドを示す図である。本例の半導体装置100は、ゲートパッド50、電流検出パッド172、アノードパッド174およびカソードパッド176を有する。ゲートパッド50は、第1ウェル領域111の上方に配置される第1パッドの一例である。電流検出パッド172、アノードパッド174およびカソードパッド176は、第2ウェル領域112の上方に配置される第2パッドの一例である。
[0043]
 図2においては、図1に示した各ウェル領域を破線で示している。温度センスダイオード178、エミッタ電極52および各パッドは実線で示している。本例の温度センスダイオード178は、ポリシリコン等の半導体材料で形成されたPN接合ダイオードである。
[0044]
 温度センスダイオード178は、幅広部115の上方に配置されている。つまり、温度センスダイオード178の少なくとも一部と、幅広部115の少なくとも一部とが重なっている。本例の温度センスダイオード178は、上面視における半分以上の領域が、幅広部115と重なっている。温度センスダイオード178は、全体が幅広部115と重なっていてもよい。
[0045]
 温度センスダイオード178のアノード領域およびカソード領域には、アノード配線180およびカソード配線182が接続されている。アノード配線180およびカソード配線182は、アルミニウム等の金属を含む配線である。アノード配線180およびカソード配線182は、中間ウェル領域114の上方に配置されている。温度センスダイオード178、アノード配線180およびカソード配線182と、半導体基板10との間には絶縁膜が設けられている。
[0046]
 エミッタ電極52および各パッドは、アルミニウム等の金属を含む電極である。エミッタ電極52および各パッドと、半導体基板10との間には絶縁膜が設けられている。エミッタ電極52および各パッドと、半導体基板10とは、当該絶縁膜に設けられたコンタクトホールを介して接続する。図2においては、絶縁膜およびコンタクトホールを省略している。
[0047]
 エミッタ電極52は、活性部120の上方に配置されている。エミッタ電極52は、上述したコンタクトホールを介して活性部120と接続されている。エミッタ電極52の上面には、ワイヤまたはリードフレーム等が接続され、所定のエミッタ電圧が印加される。エミッタ電極52および各パッドは、上面視において互いに分離して設けられている。各パッドの上面には、ワイヤ等が接続される。エミッタ電極52は、活性部120-1および活性部120-2のそれぞれに対して設けられてよい。エミッタ電極52は、活性部120-1および活性部120-2を接続するように設けられてもよい。なお、各ウェル領域の上方にも、エミッタ電極52が部分的に配置されていてよい。
[0048]
 ゲートパッド50には、所定のゲート電圧が印加される。ゲートパッド50に印加されたゲート電圧は、後述するゲートランナー等によって、活性部120のトランジスタ部に供給される。ゲートパッド50は、第1ウェル領域111の上方に配置されている。つまり、ゲートパッド50の少なくとも一部と、第1ウェル領域111の少なくとも一部とが重なっている。本例のゲートパッド50は、上面視における半分以上の領域が、第1ウェル領域111と重なっている。ゲートパッド50は、全体が第1ウェル領域111と重なっていてもよい。
[0049]
 電流検出パッド172は、電流検出部110と接続されており、電流検出部110に流れる電流を検出する。アノードパッド174は、アノード配線180を介して温度センスダイオード178に接続されている。カソードパッド176は、カソード配線182を介して温度センスダイオード178に接続されている。電流検出パッド172、アノードパッド174およびカソードパッド176は、第2ウェル領域112の上方に配置されている。電流検出パッド172、アノードパッド174およびカソードパッド176の各パッドについて、パッドの少なくとも一部と、第2ウェル領域112の少なくとも一部とが重なっている。本例の電流検出パッド172、アノードパッド174およびカソードパッド176は、上面視における半分以上の領域が、第2ウェル領域112と重なっている。電流検出パッド172、アノードパッド174およびカソードパッド176は、全体が第2ウェル領域112と重なっていてもよい。
[0050]
 図3は、半導体装置100の上面における、ゲートランナー48の配置例を示す図である。図3においては、エミッタ電極52、温度センスダイオード178および各パッドを実線で示し、ゲートランナー48を破線で示している。図3では、各ウェル領域を省略している。
[0051]
 ゲートランナー48は、不純物が添加されたポリシリコン、または、金属等の導電材料で形成された配線である。ゲートランナー48は、半導体基板10の上方に配置されている。ゲートランナー48と半導体基板10との間には、絶縁膜が設けられている。ゲートランナー48は、ゲートパッド50に接続されており、ゲートパッド50に印加されたゲート電圧を、それぞれのトランジスタ部70に供給する。ゲートランナー48は、ウェル領域の上方に配置されてよい。
[0052]
 ゲートパッド50は、第1の端辺102-1のY軸方向における中央位置Ycに配置されている。つまりゲートパッド50は、直線192と重なって配置されている。直線192は、ゲートパッド50のY軸方向における中央を通過してよい。つまり、直線192で分割されるそれぞれの活性部120の間にゲートパッド50が配置されてよい。図3においては、直線192で分割される2つの活性部120-1、120-2を示している。本例によれば、ゲートパッド50と、トランジスタ部70までのゲートランナー48の長さを、2つの活性部120-1、120-2の間で均一化できる。
[0053]
 本例のゲートランナー48は、上面視において活性部120を囲んで配置された活性周辺部48-3を含む。活性周辺部48-3は、上面視において、活性部120と半導体基板10の各端辺102との間に配置されてよい。本例の活性周辺部48-3は、図1に示した周辺ウェル領域113の上方に配置されている。活性周辺部48-3は、半導体基板10の各端辺102と平行な部分を有してよい。活性周辺部48-3が囲む領域には、第1ウェル領域111、第2ウェル領域112および中間ウェル領域114が配置されていてよい。
[0054]
 第1端辺102-1に沿って配置された活性周辺部48-3は、ゲートパッド50と接続されている。ゲートパッド50が、端辺102の中央に配置されているので、活性部120-1とゲートパッド50とを接続する活性周辺部48-3と、活性部120-2とゲートパッド50とを接続する活性周辺部48-3の長さを均一化できる。これにより、活性部120-1と活性部120-2の間において、ゲート電圧の振幅減衰および伝達遅延を均一化できる。このため、活性部120において、電流が局所的に集中することを抑制し、半導体装置100の耐量を向上できる。
[0055]
 本例のゲートランナー48は、上面視において第1ウェル領域111を囲んで配置された第1ウェル周辺部48-1を含む。第1ウェル周辺部48-1は、第1ウェル領域111の一部を囲んでいてもよい。本例の第1ウェル周辺部48-1は、図1に示した第1ウェル領域111の上方に配置されている。第1ウェル周辺部48-1は、第1ウェル領域111の各端辺と平行な部分を有してよい。第1ウェル周辺部48-1は、上面視においてゲートパッド50の少なくとも一部を囲んで配置されてよい。第1ウェル周辺部48-1の少なくとも一部は、上面視において、ゲートパッド50と、エミッタ電極52(または活性部120)との間に配置されていてよい。
[0056]
 第1ウェル周辺部48-1は、第1の端辺102-1の中央位置Ycに配置されてよい。つまり直線192は、第1ウェル周辺部48-1が囲む領域を通過する。本例によれば、第1ウェル周辺部48-1の上面視における形状を、直線192に対してほぼ線対称の形状にできる。このため、直線192により2分割される活性部120-1、120-2の間において、ゲート電圧の振幅減衰および伝達遅延を均一化できる。
[0057]
 本例のゲートランナー48は、上面視において第2ウェル領域112を囲んで配置された第2ウェル周辺部48-2を含む。第2ウェル周辺部48-2は、第2ウェル領域112の一部を囲んでいてもよい。本例の第2ウェル周辺部48-2は、図1に示した第2ウェル領域112の上方に配置されている。第2ウェル周辺部48-2は、第2ウェル領域112の各端辺と平行な部分を有してよい。第2ウェル周辺部48-2は、上面視において電流検出パッド172、アノードパッド174およびカソードパッド176の少なくとも一部を囲んで配置されてよい。第2ウェル周辺部48-2の少なくとも一部は、上面視において、電流検出パッド172と、エミッタ電極52(または活性部120)との間に配置されていてよい。第2ウェル周辺部48-2の少なくとも一部は、上面視において、アノードパッド174と、エミッタ電極52(または活性部120)との間に配置されていてよい。第2ウェル周辺部48-2の少なくとも一部は、上面視において、カソードパッド176と、エミッタ電極52(または活性部120)との間に配置されていてよい。
[0058]
 第2ウェル周辺部48-2は、第2の端辺102-2の中央位置Ycに配置されてよい。つまり直線192は、第2ウェル周辺部48-2が囲む領域を通過する。本例によれば、第2ウェル周辺部48-2の上面視における形状を、直線192に対してほぼ線対称の形状にできる。このため、直線192により2分割される活性部120-1、120-2の間において、ゲート電圧の振幅減衰および伝達遅延を均一化できる。
[0059]
 本例のゲートランナー48は、上面視において温度センスダイオード178を囲む環状部48-5を含む。環状部48-5は、温度センスダイオード178の一部を囲んでいてもよい。本例の環状部48-5は、図1に示した幅広部115の上方に配置されている。環状部48-5は、幅広部115の各端辺と平行な部分を有してよい。環状部48-5の少なくとも一部は、上面視において、温度センスダイオード178と、エミッタ電極52(または活性部120)との間に配置されていてよい。
[0060]
 環状部48-5は、活性部120の中央Acを囲むように配置されてよい。直線192は、環状部48-5が囲む領域を通過してよい。本例によれば、環状部48-5の上面視における形状を、直線192に対して線対称の形状に近似できる。このため、直線192により2分割される活性部120-1、120-2の間において、ゲート電圧の振幅減衰および伝達遅延を均一化できる。
[0061]
 本例のゲートランナー48は、上面視において、第1ウェル領域111から環状部48-5まで設けられた第1延伸部48-4aを有する。第1延伸部48-4aは、環状部48-5の端部から、活性部120の端部まで延伸して設けられており、環状部48-5と第1ウェル周辺部48-1とを接続する。本例の第1延伸部48-4aは、図1に示した中間ウェル領域114の上方に配置されている。第1延伸部48-4aは、直線192と平行な部分を有してよい。第1延伸部48-4aは、直線192と重なって設けられてよい。
[0062]
 本例のゲートランナー48は、上面視において、第2ウェル領域112から環状部48-5まで設けられた第2延伸部48-4bを有する。第2延伸部48-4bは、環状部48-5の端部から、活性部120の端部まで延伸して設けられており、環状部48-5と第2ウェル周辺部48-2とを接続する。第1延伸部48-4aと第2延伸部48-4bは、環状部48-5の異なる箇所に接続されている。本例の第1延伸部48-4aと第2延伸部48-4bは、環状部48-5のX軸方向の両端に接続されている。本例の第2延伸部48-4bは、図1に示した中間ウェル領域114の上方に配置されている。第2延伸部48-4bは、直線192と平行な部分を有してよい。第2延伸部48-4bは、直線192と重なって設けられてよい。
[0063]
 第1延伸部48-4a、第2延伸部48-4bおよび環状部48-5は、活性部120-1および活性部120-2の間をX軸方向に横断して配置されている。これにより、温度センスダイオード178を設けた構成において、活性部120-1と活性部120-2のそれぞれを、ゲートランナー48で囲むことができる。このため、活性部120の各領域について、ゲートパッド50からの配線距離が長くなることを抑制できる。従って、活性部120の各領域について、当該配線距離のバラツキを低減して、ゲート電圧の振幅減衰および伝達遅延を均一化できる。
[0064]
 図4は、図3における領域Aの拡大図である。領域Aは、ゲートランナー48の環状部48-5、温度センスダイオード178、トランジスタ部70およびダイオード部80を含む領域である。なお環状部48-5以外のゲートランナー48についても、トランジスタ部70およびダイオード部80に対する配置は、図4の例と同様である。
[0065]
 上述したように、本例の温度センスダイオード178は、上面視において環状部48-5に囲まれている。環状部48-5は、温度センスダイオード178とトランジスタ部70との間、および、温度センスダイオード178とダイオード部80との間に設けられている。中間ウェル領域114の幅広部115は、温度センスダイオード178の下方、および、環状部48-5の下方に設けられている。幅広部115は、環状部48-5よりも、活性部120側まで設けられていてよい。なお、幅広部115以外のウェル領域も、図4等において説明する幅広部115と同様の構造を有している。
[0066]
 本例の温度センスダイオード178は、N型のカソード領域186およびP型のアノード領域184によるPN接合を複数有する。それぞれのPN接合は、配線181により直列に接続されている。配線181は、例えば金属配線である。配線181により、いずれかのPN接合のアノード領域184が、他のPN接合のカソード領域186に接続されている。複数のPN接合は、X軸方向に沿って配列されていてよい。少なくとも一つのPN接合は、Y軸方向においてダイオード部80と対向する位置に設けられてよい。少なくとも一つのPN接合は、Y軸方向においてトランジスタ部70と対向する位置に設けられてよい。
[0067]
 本例の半導体装置100は、半導体基板10の上面側の内部に設けられたゲートトレンチ部40およびダミートレンチ部30を備える。ゲートトレンチ部40は、ゲートランナー48と電気的に接続され、ダミートレンチ部30は、エミッタ電極52と電気的に接続される。トランジスタ部70には、ゲートトレンチ部40が設けられ、ダイオード部80にはダミートレンチ部30が設けられる。ダミートレンチ部30は、トランジスタ部70にも設けられてよい。ゲートトレンチ部40およびダミートレンチ部30は、半導体基板10の上面において、予め定められた長手方向(図4ではY軸方向)に長手を有する。
[0068]
 本例のゲートトレンチ部40は、ゲートランナー48の環状部48-5と重なる位置まで延伸して設けられ、環状部48-5と接続されている。また、ダミートレンチ部30は、Y軸方向において、幅広部115と重ならない位置で終端していてよい。ダミートレンチ部30は、幅広部115と重なる位置まで延伸して設けられてもよい。ダミートレンチ部30は、幅広部115と重なる領域において、エミッタ電極52と接続されていてよい。
[0069]
 図5は、図4におけるb-b断面の一例を示す図である。b-b断面は、ダイオード部80を含むYZ面である。本例においては、半導体基板10の上面21の上方に、温度センスダイオード178、ゲートランナー48の環状部48-5およびエミッタ電極52が設けられている。半導体基板10の上面21と、温度センスダイオード178、環状部48-5およびエミッタ電極52との間には、層間絶縁膜38が設けられている。層間絶縁膜38は、熱酸化膜であってよく、BPSG等のガラスであってよく、他の絶縁膜であってもよい。また層間絶縁膜38は、複数の絶縁膜が積層された膜であってもよい。
[0070]
 環状部48-5は、温度センスダイオード178をY軸方向において挟んで配置されてよい。エミッタ電極52は、温度センスダイオード178とは重ならない範囲に設けられている。ウェル領域の幅広部115は、環状部48-5および温度センスダイオード178の下方に設けられている。温度センスダイオード178および環状部48-5の上方には、ポリイミド等の保護膜190が設けられている。保護膜190は、エミッタ電極52の一部を覆ってよい。保護膜190に覆われていないエミッタ電極52の表面に、ワイヤ等の配線が接続される。
[0071]
 ダイオード部80において、半導体基板10の上面21と接する領域には、P-型のベース領域14が設けられている。ベース領域14は、ダイオードのアノード領域として機能する。ベース領域14は、ダイオード部80から、幅広部115と接する位置まで設けられていてよい。幅広部115等のウェル領域は、半導体基板10の上面21から、ベース領域14よりも深くまで形成されたP型の領域であって、且つ、ベース領域14よりもドーピング濃度の高い領域である。
[0072]
 幅広部115およびベース領域14の下方には、N-型のドリフト領域18が設けられている。ドリフト領域18は、トランジスタ部70およびダイオード部80において、キャリアが深さ方向に通過する領域である。ダイオード部80において、半導体基板10の下面23と接する領域には、N+型のカソード領域が設けられている。カソード領域は、上面視において、幅広部115等のウェル領域と離れて配置されていてよい。本例において、ダイオード部80以外では、半導体基板10の下面23と接する領域はP+型のコレクタ領域22であってよい。また、ドリフト領域18と、カソード領域およびコレクタ領域22との間には、N型のバッファ領域20が設けられてよい。カソード領域およびコレクタ領域22の下方には、コレクタ電極24が設けられてよい。
[0073]
 図6は、図4におけるトランジスタ部70およびダイオード部80を部分的に拡大した上面図である。図6は、ゲートランナー48の環状部48-5の近傍を拡大している。本例の半導体装置100は、半導体基板10の上面側の内部に設けられたゲートトレンチ部40、ダミートレンチ部30、幅広部115等のウェル領域、エミッタ領域12、ベース領域14およびコンタクト領域15を備える。図6においては幅広部115の近傍を拡大しているが、第1ウェル領域111、第2ウェル領域112、周辺ウェル領域113および中間ウェル領域114の近傍においても、トランジスタ部70およびダイオード部80は同様の構造を有する。
[0074]
 図6においては、エミッタ電極52が設けられる範囲を示している。本例のエミッタ電極52は、環状部48-5と重なる範囲に設けられているが、環状部48-5と重なっていなくてもよい。エミッタ電極52と、半導体基板10の上面21との間には層間絶縁膜が設けられるが、図6では省略している。本例の層間絶縁膜には、コンタクトホール56およびコンタクトホール54が、当該層間絶縁膜を貫通して設けられる。
[0075]
 エミッタ電極52は、コンタクトホール54を通って、半導体基板10の上面21におけるエミッタ領域12、コンタクト領域15およびベース領域14と接触する。また、エミッタ電極52は、コンタクトホール56を通って、ダミートレンチ部30内のダミー導電部と接続される。エミッタ電極52とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部25が設けられてよい。接続部25は、半導体基板の上面に設けられる。接続部25と半導体基板との間には、熱酸化膜等の絶縁膜が設けられる。
[0076]
 環状部48-5と半導体基板10との間には、熱酸化膜等の絶縁膜が設けられる。環状部48-5は、半導体基板10の上面21において、ゲートトレンチ部40内のゲート導電部と接続される。環状部48-5は、ダミートレンチ部30内のダミー導電部とは接続されない。本例の環状部48-5は、ゲートトレンチ部40の先端部41と重なって設けられる。先端部41は、ゲートトレンチ部40において、最も環状部48-5に近い端部である。ゲートトレンチ部40の先端部41においてゲート導電部は半導体基板の上面に露出しており、環状部48-5と接触する。
[0077]
 エミッタ電極52は金属を含む材料で形成される。例えば、エミッタ電極52の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。エミッタ電極52は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
[0078]
 1以上のゲートトレンチ部40および1以上のダミートレンチ部30は、トランジスタ部70の領域において所定の配列方向に沿って所定の間隔で配列される。図6における配列方向はX軸方向である。トランジスタ部70においては、配列方向に沿って1以上のゲートトレンチ部40と、1以上のダミートレンチ部30とが交互に設けられてよい。
[0079]
 本例のゲートトレンチ部40は、配列方向と垂直な延伸方向に沿って延伸する2つの延伸部分39(延伸方向に沿って直線状であるトレンチの部分)と、2つの延伸部分39を接続する先端部41を有してよい。図6における延伸方向はY軸方向である。先端部41の少なくとも一部は曲線状に設けられることが好ましい。ゲートトレンチ部40の2つの延伸部分39において、延伸方向に沿った直線形状の端である端部どうしを先端部41が接続することで、延伸部分39の端部における電界集中を緩和できる。
[0080]
 本例のダミートレンチ部30は、ゲートトレンチ部40のそれぞれの延伸部分39の間に設けられる。これらのダミートレンチ部30は、延伸方向に延伸する直線形状を有してよい。
[0081]
 トランジスタ部70において、ダイオード部80と隣接する境界には、表面にエミッタ領域が設けられない中間領域90を備えてよい。また、トランジスタ部70において、中間領域90に隣接する部分には、複数のダミートレンチ部30が連続して配列されてよい。中間領域90に隣接する部分に設けられるダミートレンチ部30も、延伸部分29と先端部31とを有してよい。先端部31および延伸部分29は、先端部41および延伸部分39と同様の形状を有する。先端部31を有するダミートレンチ部30と、直線形状のダミートレンチ部30の延伸方向における長さは同一であってよい。
[0082]
 エミッタ電極52は、ゲートトレンチ部40、ダミートレンチ部30、幅広部115、エミッタ領域12、ベース領域14およびコンタクト領域15の上方に設けられる。幅広部115は、コンタクトホール54から離れて、所定の範囲で設けられる。また、本例では、幅広部115は、コンタクトホール56から離れて、所定の範囲で設けられる。幅広部115の拡散深さは、ゲートトレンチ部40およびダミートレンチ部30の深さよりも深くてよい。ゲートトレンチ部40の延伸方向の端部は、幅広部115に設けられてよい。
[0083]
 各トレンチ部に挟まれたメサ部60には、ベース領域14が設けられる。メサ部とは、トレンチ部に挟まれた半導体基板10の部分において、トレンチ部の最も深い底部よりも上面側の領域である。ベース領域14は、幅広部115よりもドーピング濃度の低い第2導電型である。
[0084]
 メサ部60のベース領域14の上面には、ベース領域14よりもドーピング濃度の高い第2導電型のコンタクト領域15が設けられる。本例のコンタクト領域15はP+型である。幅広部115は、コンタクト領域15のうち、トレンチ部の延伸方向で最も端に配置されたコンタクト領域15から、環状部48-5の方向に離れて設けられてよい。また、トランジスタ部70においては、コンタクト領域15の上面の一部に、半導体基板10よりもドーピング濃度が高い第1導電型のエミッタ領域12が選択的に設けられる。本例のエミッタ領域12はN+型である。
[0085]
 コンタクト領域15およびエミッタ領域12のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで設けられる。トランジスタ部70の1以上のコンタクト領域15および1以上のエミッタ領域12は、トレンチ部の延伸方向に沿って交互にメサ部60の上面に露出するように設けられる。
[0086]
 他の例においては、トランジスタ部70におけるメサ部60には、コンタクト領域15およびエミッタ領域12が延伸方向に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に隣接する領域にエミッタ領域12が設けられ、エミッタ領域12に挟まれた領域にコンタクト領域15が設けられる。
[0087]
 ダイオード部80のメサ部60には、エミッタ領域12が設けられていなくてよい。また、中間領域90のメサ部60には、トランジスタ部70のメサ部60よりも、広い面積に渡ってコンタクト領域15が設けられる。
[0088]
 トランジスタ部70において、コンタクトホール54は、コンタクト領域15およびエミッタ領域12の各領域の上方に設けられる。コンタクトホール54は、ベース領域14および幅広部115に対応する領域には設けられない。ダイオード部80において、コンタクトホール54は、コンタクト領域15およびベース領域14の上方に設けられる。
[0089]
 ダイオード部80において、半導体基板10の下面23と隣接する領域には、N+型のカソード領域82が設けられる。図6においては、カソード領域82が設けられる領域を点線で示している。半導体基板10の下面23と隣接する領域においてカソード領域82が設けられていない領域には、P+型のコレクタ領域が設けられてよい。図6では、ダイオード部80の一つのメサ部60を示しているが、ダイオード部80は、X軸方向において複数のメサ部60を有してよい。
[0090]
 トランジスタ部70の少なくとも一部の領域には、N+型の蓄積領域16が設けられる。図6においては、蓄積領域16が設けられる領域を点線で示している。蓄積領域16は、それぞれのメサ部60において、エミッタ領域12またはコンタクト領域15よりも下方に設けられてよい。
[0091]
 図7は、図6におけるc-c断面の一例を示す図である。c-c断面は、エミッタ領域12を通過するXZ面である。本例の半導体装置100は、当該断面において、半導体基板10、層間絶縁膜38、エミッタ電極52およびコレクタ電極24を有する。エミッタ電極52は、半導体基板10および層間絶縁膜38の上面に設けられる。
[0092]
 コレクタ電極24は、半導体基板10の下面23に設けられる。エミッタ電極52およびコレクタ電極24は、金属等の導電材料で設けられる。本明細書において、エミッタ電極52とコレクタ電極24とを結ぶ方向を深さ方向と称する。
[0093]
 半導体基板10は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板10はシリコン基板である。当該断面の半導体基板10の上面21側には、P-型のベース領域14が設けられる。
[0094]
 当該断面において、トランジスタ部70における半導体基板10の上面21側には、N+型のエミッタ領域12、P-型のベース領域14およびN+型の蓄積領域16が、半導体基板10の上面21側から順番に設けられる。
[0095]
 当該断面において、ダイオード部80における半導体基板10の上面21側には、P-型のベース領域14が設けられている。本例のダイオード部80には、蓄積領域16が設けられていない。他の例では、ダイオード部80にも蓄積領域16が設けられてもよい。また、中間領域90における半導体基板10の上面21には、コンタクト領域15が設けられている。
[0096]
 トランジスタ部70において、蓄積領域16の下にはN-型のドリフト領域18が設けられる。ドリフト領域18とベース領域14との間に、ドリフト領域18よりも高濃度の蓄積領域16を設けることで、キャリア注入促進効果(IE効果)を高めて、オン電圧を低減することができる。
[0097]
 本例の蓄積領域16は、トランジスタ部70の各メサ部60に設けられる。蓄積領域16は、各メサ部60におけるベース領域14の下面全体を覆うように設けられてよい。ダイオード部80において、ベース領域14の下面には、ドリフト領域18が設けられる。トランジスタ部70およびダイオード部80の双方において、ドリフト領域18の下にはN+型のバッファ領域20が設けられる。
[0098]
 バッファ領域20は、ドリフト領域18の下側に設けられる。バッファ領域20のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。バッファ領域20は、ベース領域14の下面から広がる空乏層が、P+型のコレクタ領域22およびN+型のカソード領域82に到達することを防ぐフィールドストップ層として機能してよい。
[0099]
 トランジスタ部70において、バッファ領域20の下には、P+型のコレクタ領域22が設けられる。ダイオード部80において、バッファ領域20の下には、N+型のカソード領域82が設けられる。また、活性部120において、半導体基板10の上面21に対して、半導体基板10の下面23と垂直な方向にコレクタ領域22を投影したときの投影領域であって、且つ、エミッタ領域12およびコンタクト領域15を含む所定の単位構成が規則的に配置された領域をトランジスタ部70とする。
[0100]
 半導体基板10の上面21側には、1以上のゲートトレンチ部40、および、1以上のダミートレンチ部30が設けられる。各トレンチ部は、半導体基板10の上面21から、ベース領域14を貫通して、ドリフト領域18に到達するように設けられている。エミッタ領域12、コンタクト領域15および蓄積領域16の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域18に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
[0101]
 ゲートトレンチ部40は、半導体基板10の上面21側に設けられたゲート絶縁膜42およびゲート導電部44を有する。ゲート絶縁膜42は、ゲートトレンチ部40の内壁を覆って設けられる。ゲート絶縁膜42は、ゲートトレンチ部40の内壁の半導体を酸化または窒化して形成してよい。ゲート導電部44は、ゲートトレンチ部40の内部においてゲート絶縁膜42よりも内側に設けられる。つまりゲート絶縁膜42は、ゲート導電部44と半導体基板10とを絶縁する。ゲート導電部44は、ポリシリコン等の導電材料で形成される。
[0102]
 ゲート導電部44は、ゲート絶縁膜42を挟んでベース領域14と対向する領域を含む。当該断面におけるゲートトレンチ部40は、半導体基板10の上面21において層間絶縁膜38により覆われる。ゲート導電部44に所定の電圧が印加されると、ベース領域14のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
[0103]
 ダミートレンチ部30は、当該断面において、ゲートトレンチ部40と同一の構造を有してよい。ダミートレンチ部30は、半導体基板10の上面21側に設けられたダミートレンチ、ダミー絶縁膜32およびダミー導電部34を有する。ダミー絶縁膜32は、ダミートレンチの内壁を覆って設けられる。ダミー導電部34は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜32よりも内側に設けられる。ダミー絶縁膜32は、ダミー導電部34と半導体基板10とを絶縁する。ダミー導電部34は、ゲート導電部44と同一の材料で形成されてよい。
[0104]
 図8は、ゲートランナー48の他の配置例を示す上面図である。本例のゲートランナー48は、図1から図7において説明した例に対して、電流センサ周辺部48-6を更に有する。電流センサ周辺部48-6は、上面視において、電流検出部110を囲んで設けられている。電流センサ周辺部48-6は、第2ウェル周辺部48-2が囲む領域内に配置されていてよい。本例の第2ウェル周辺部48-2は、Y軸方向に伸びる2つの直線部を有している。電流センサ周辺部48-6は、一方の直線部から、他方の直線部まで設けられていてよい。電流センサ周辺部48-6のY軸方向における幅は、電流検出部110のY軸方向における幅よりも大きくてよい。
[0105]
 図9は、電流検出部110におけるXZ断面の一例を示す図である。電流検出部110は、第2ウェル領域112に囲まれている。本例の電流検出部110は、1つ以上のゲートトレンチ部40と、1つ以上のメサ部60を有する。
[0106]
 電流検出部110のゲートトレンチ部40の構造は、トランジスタ部70のゲートトレンチ部40の構造と同一であってよい。電流検出部110のゲートトレンチ部40は、電流センサ周辺部48-6と接続されている。電流検出部110におけるゲートトレンチ部40の単位面積当たりの密度は、トランジスタ部70におけるゲートトレンチ部40の単位面積当たりの密度よりも高くてよい。電流検出部110には、複数のゲートトレンチ部40が設けられ、ダミートレンチ部30が設けられていなくてもよい。
[0107]
 電流検出部110のメサ部60は、トランジスタ部70のメサ部60と同一の構造を有してよい。電流検出部110のメサ部60には、エミッタ領域12およびベース領域14が設けられている。これにより、電流検出部110は、トランジスタ部70と同様の動作を行う。電流検出部110のメサ部60には、蓄積領域16が設けられていてよく、設けられていなくてもよい。
[0108]
 電流検出部110のメサ部60は、電流検出パッド172と接続されている。電流検出パッド172は、電流センサ周辺部48-6に設けられた貫通孔を通って、メサ部60と接続してよい。電流検出部110のメサ部60の上面は、トランジスタ部70のメサ部60の上面と同一の構造を有してよい。例えば電流検出部110のメサ部60の上面には、エミッタ領域12およびコンタクト領域15が、Y軸方向に沿って交互に配置されていてよい。
[0109]
 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

符号の説明

[0110]
10・・・半導体基板、12・・・エミッタ領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・上面、22・・・コレクタ領域、23・・・下面、24・・・コレクタ電極、25・・・接続部、29・・・延伸部分、30・・・ダミートレンチ部、31・・・先端部、32・・・ダミー絶縁膜、34・・・ダミー導電部、38・・・層間絶縁膜、39・・・延伸部分、40・・・ゲートトレンチ部、41・・・先端部、42・・・ゲート絶縁膜、44・・・ゲート導電部、48・・・ゲートランナー、48-1・・・第1ウェル周辺部、48-2・・・第2ウェル周辺部、48-3・・・活性周辺部、48-4a・・・第1延伸部、48-4b・・・第2延伸部、48-5・・・環状部、48-6・・・電流センサ周辺部、50・・・ゲートパッド、52・・・エミッタ電極、54・・・コンタクトホール、56・・・コンタクトホール、60・・・メサ部、70・・・トランジスタ部、80・・・ダイオード部、82・・・カソード領域、90・・・中間領域、100・・・半導体装置、102・・・端辺、110・・・電流検出部、111・・・第1ウェル領域、112・・・第2ウェル領域、113・・・周辺ウェル領域、114・・・中間ウェル領域、115・・・幅広部、120・・・活性部、172・・・電流検出パッド、174・・・アノードパッド、176・・・カソードパッド、178・・・温度センスダイオード、180・・・アノード配線、181・・・配線、182・・・カソード配線、184・・・アノード領域、186・・・カソード領域、190・・・保護層、192・・・直線

請求の範囲

[請求項1]
 半導体基板と、
 前記半導体基板に設けられた活性部と、
 前記半導体基板に設けられ、上面視において前記活性部を挟んで配置された第1ウェル領域および第2ウェル領域と、
 前記半導体基板に設けられ、上面視において前記活性部を囲んで配置された周辺ウェル領域と、
 前記半導体基板に設けられ、上面視において前記第1ウェル領域および前記第2ウェル領域との間に配置された中間ウェル領域と、
 前記第1ウェル領域の上方に配置された第1パッド、および、前記第2ウェル領域の上方に配置された第2パッドと、
 前記中間ウェル領域の上方に配置された温度センスダイオードと
 を備える半導体装置。
[請求項2]
 前記第1ウェル領域および前記第2ウェル領域は、前記周辺ウェル領域よりも、前記活性部の中央側に突出している
 請求項1に記載の半導体装置。
[請求項3]
 前記半導体基板は、上面視において向かい合う第1端辺および第2端辺を有し、
 前記第1ウェル領域は、前記活性部と前記第1端辺との間に配置され、
 前記第2ウェル領域は、前記活性部と前記第2端辺との間に配置されている
 請求項1または2に記載の半導体装置。
[請求項4]
 前記第1パッドに接続されたゲートランナーを更に備え、
 前記第1パッドは、前記第1端辺の中央に配置されている
 請求項3に記載の半導体装置。
[請求項5]
 前記ゲートランナーは、
 上面視において前記活性部を囲む活性周辺部と、
 上面視において前記第1ウェル領域を囲む第1ウェル周辺部と、
 上面視において前記第2ウェル領域を囲む第2ウェル周辺部と
 を備える請求項4に記載の半導体装置。
[請求項6]
 前記第1ウェル周辺部は、前記第1端辺の中央に配置されており、
 前記第2ウェル周辺部は、前記第2端辺の中央に配置されている
 請求項5に記載の半導体装置。
[請求項7]
 前記中間ウェル領域は、上面視において前記第1ウェル領域から、前記第2ウェル領域まで設けられている
 請求項1から6のいずれか一項に記載の半導体装置。
[請求項8]
 前記中間ウェル領域は、上面視において前記第1ウェル領域および前記第2ウェル領域を結ぶ方向と直交する方向の幅が、他の部分よりも広い幅広部を有し、
 前記幅広部の上方に前記温度センスダイオードが配置されている
 請求項7に記載の半導体装置。
[請求項9]
 前記ゲートランナーは、
 上面視において前記温度センスダイオードを囲む環状部と、
 前記第1ウェル領域から前記環状部まで設けられた第1延伸部と、
 前記第2ウェル領域から前記環状部まで設けられた第2延伸部と
 を有する請求項4から6のいずれか一項に記載の半導体装置。
[請求項10]
 半導体基板と、
 前記半導体基板に設けられた活性部と、
 前記半導体基板に設けられ、上面視において前記活性部を横断して設けられたゲートランナーと、
 前記半導体基板の上方に配置された温度センスダイオードと
 を備え、
 前記ゲートランナーは、上面視において前記温度センスダイオードを囲む環状部と、
 前記環状部の一つの端部から前記活性部の一つの端部まで延伸する第1延伸部と、
 前記環状部の他の端部から前記活性部の他の端部まで延伸する第2延伸部と
 を備える半導体装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]