Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2007108289 - CIRCUIT INTÉGRÉ À SEMICONDUCTEURS ET PROCÉDÉ DE CONTRÔLE DE CELUI-CI

Note: Texte fondé sur des processus automatiques de reconnaissance optique de caractères. Seule la version PDF a une valeur juridique

[ JA ]

請求の範囲

[1] テストパターン伸張回路と、

前記テストパターン伸張回路の出力に接続され、複数の出力を有するデマルチプ レクサと、

前記デマルチプレクサの一方の出力に接続される記憶装置と、

前記記憶装置の出力及び前記デマルチプレクサの他方の出力に接続されるマル チプレクサと、

前記マルチプレクサの出力に接続されるテスト回路と、を有する半導体集積回路。

[2] 前記テスト回路の出力に接続されるテスト応答圧縮回路と、を有することを特徴とす る請求項 1記載の半導体集積回路。

[3] 前記記憶装置は、オンチップメモリを含んで構成される請求項 1記載の半導体集積 回路。

[4] 前記記憶装置は、フリップフロップを数珠繋ぎに接続したものを含む請求項 1記載 の半導体集積回路。

[5] 圧縮されたテストパターンを複数のビットからなるテストパターンに伸長し、該伸長さ れたテストパターンのビットを振り分け、一方のビット(以下「第一のビット」という。)を テスト対象回路に出力し、他の一方のビット(以下「第二のビット」という。)を記憶装置 に出力し、前記テスト対象回路への前記第一のビットの出力が終了した後、前記記 憶装置に記憶した前記第二のビットを前記テスト対象回路に出力する半導体集積回 路のテスト方法。

[6] 前記テスト対象回路からのテスト応答を圧縮することを特徴とする請求項 5記載の 半導体集積回路のテスト方法。