Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019066960) STACKED DIE SEMICONDUCTOR PACKAGE SPACER DIE
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/066960 Nº de la solicitud internacional: PCT/US2017/054588
Fecha de publicación: 04.04.2019 Fecha de presentación de la solicitud internacional: 29.09.2017
CIP:
H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 23/12 (2006.01) ,H01L 23/00 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
25
Conjuntos consistentes en una pluralidad de dispositivos semiconductores o de otros dispositivos de estado sólido
03
siendo todos los dispositivos de un tipo previsto en el mismo subgrupo de los gruposH01L27/-H01L51/191
04
los dispositivos no tienen contenedores separados
065
siendo los dispositivos de un tipo previsto en el grupoH01L27/107
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
25
Conjuntos consistentes en una pluralidad de dispositivos semiconductores o de otros dispositivos de estado sólido
03
siendo todos los dispositivos de un tipo previsto en el mismo subgrupo de los gruposH01L27/-H01L51/191
04
los dispositivos no tienen contenedores separados
07
siendo los dispositivos de un tipo previsto en el grupoH01L29/107
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
23
Detalles de dispositivos semiconductores o de otros dispositivos de estado sólido
12
Soportes, p. ej. sustratos aislantes no amovibles
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
23
Detalles de dispositivos semiconductores o de otros dispositivos de estado sólido
Solicitantes:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd Santa Clara, California 95054, US
Personas inventoras:
GOGINENI, Sireesha; US
KIM, Andrew; US
SHE, Yong; CN
BLUE, Karissa J.; US
Mandataria/o:
CZARNECKI, Michael S.; US
Datos de prioridad:
Título (EN) STACKED DIE SEMICONDUCTOR PACKAGE SPACER DIE
(FR) DÉ D'ESPACEMENT DE BOÎTIER DE SEMI-CONDUCTEURS À DÉS EMPILÉS
Resumen:
(EN) Stacked die semiconductor packages may include a spacer die disposed between stacked dies in the semiconductor package and the semiconductor package substrate. The spacer die translates thermally induced stresses on the solder connections between the substrate and an underlying member, such as a printed circuit board, from electrical structures communicably or conductively coupling the semiconductor package substrate to the underlying structure to mechanical structures that physically couple the semiconductor package to the underlying structure. The footprint area of the spacer die is greater than the sum of the footprint areas of the individual stacked dies in the semiconductor package and less than or equal to the footprint area of the semiconductor package substrate. The spacer die may have nay physical configuration, thickness, shape, or geometry. The spacer die may have a coefficient of thermal expansion similar to that of the lowermost semiconductor die in the die stack.
(FR) L'invention concerne des boîtiers de semi-conducteurs à dés empilés pouvant comprendre un dé d'espacement disposé entre des dés empilés dans le boîtier de semi-conducteurs et le substrat de boîtier de semi-conducteurs. Le dé d'espacement transfère des contraintes induites thermiquement sur les connexions de soudure entre le substrat et un élément sous-jacent, tel qu'une carte de circuit imprimé, de structures électriques couplant de manière communicante ou conductrice le substrat de boîtier de semi-conducteurs à la structure sous-jacente à des structures mécaniques qui accouplent physiquement le boîtier de semi-conducteurs à la structure sous-jacente. La surface d'encombrement du dé d'espacement est supérieure à la somme des surfaces d'encombrement des dés empilés individuels dans le boîtier de semi-conducteurs et est inférieure ou égale à la surface d'encombrement du substrat de boîtier de semi-conducteurs. Le dé d'espacement peut présenter une configuration physique, une épaisseur, une forme ou une géométrie quelconques. Le dé d'espacement peut avoir un coefficient de dilatation thermique similaire à celui du dé semi-conducteur situé le plus bas dans l'empilement de dés.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)