Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019066945) INTEGRATING AND ACCESSING PASSIVE COMPONENTS IN WAFER-LEVEL PACKAGES
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/066945 Nº de la solicitud internacional: PCT/US2017/054533
Fecha de publicación: 04.04.2019 Fecha de presentación de la solicitud internacional: 29.09.2017
CIP:
H01L 25/065 (2006.01) ,H01L 23/538 (2006.01) ,H01L 23/498 (2006.01) ,H01L 23/00 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
25
Conjuntos consistentes en una pluralidad de dispositivos semiconductores o de otros dispositivos de estado sólido
03
siendo todos los dispositivos de un tipo previsto en el mismo subgrupo de los gruposH01L27/-H01L51/191
04
los dispositivos no tienen contenedores separados
065
siendo los dispositivos de un tipo previsto en el grupoH01L27/107
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
23
Detalles de dispositivos semiconductores o de otros dispositivos de estado sólido
52
Disposiciones para conducir la corriente eléctrica en el interior del dispositivo durante su funcionamiento, de un componente a otro
538
estando la estructura de interconexión entre una pluralidad de chips semiconductores situada en el interior o encima de sustratos aislantes
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
23
Detalles de dispositivos semiconductores o de otros dispositivos de estado sólido
48
Disposiciones para conducir la corriente eléctrica hacia o desde el cuerpo de estado sólido durante su funcionamiento, p. ej. hilos de conexión o bornes
488
formadas por estructuras soldadas
498
Conexiones eléctricas sobre sustratos aislantes
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
23
Detalles de dispositivos semiconductores o de otros dispositivos de estado sólido
Solicitantes:
SIGNORINI, Gianni [IT/DE]; DE
SCIRIHA, Veronica [MT/DE]; DE
WAGNER, Thomas [DE/DE]; DE
INTEL IP CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Personas inventoras:
SIGNORINI, Gianni; DE
SCIRIHA, Veronica; DE
WAGNER, Thomas; DE
Mandataria/o:
LINDEEN, Gordon R.; US
MALLIE, Michael J.; US
VINCENT, Lester J.; US
Datos de prioridad:
Título (EN) INTEGRATING AND ACCESSING PASSIVE COMPONENTS IN WAFER-LEVEL PACKAGES
(FR) INTÉGRATION ET ACCÈS À DES COMPOSANTS PASSIFS DANS DES BOÎTIERS DE NIVEAU TRANCHE
Resumen:
(EN) In accordance with disclosed embodiments, there is a method of integrating and accessing passive components in three-dimensional fan-out wafer-level packages. One example is a microelectronic die package that includes a die, a package substrate attached to the die on one side of the die and configured to be connected to a system board, a plurality of passive devices over a second side of the die, and a plurality of passive device contacts over a respective passive die, the contacts being configured to be coupled to a second die mounted over the passive devices and over the second side of the die.
(FR) Conformément à des modes de réalisation décrits, l'invention concerne un procédé d'intégration et d'accès à des composants passifs dans des boîtiers de niveau tranche de sortance en trois dimensions. Un exemple est un boîtier de puce microélectronique qui comprend une puce, un substrat de boîtier fixé à la puce sur un côté de la puce et configuré pour être connecté à une carte système, une pluralité de dispositifs passifs sur un second côté de la puce, et une pluralité de contacts de dispositif passif sur une puce passive respective, les contacts étant configurés pour être couplés à une seconde puce montée sur les dispositifs passifs et sur le second côté de la puce.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)