Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019066829) DIRECT SELF-ASSEMBLY PROCESS FOR FORMATION OF SELECTOR OR MEMORY LAYERS ON A VERTICAL RRAM MEMORY FOR LEAKAGE CURRENT MINIMIZATION
Datos bibliográficos más recientes de la Oficina InternacionalFormular observación

Nº de publicación: WO/2019/066829 Nº de la solicitud internacional: PCT/US2017/053852
Fecha de publicación: 04.04.2019 Fecha de presentación de la solicitud internacional: 28.09.2017
CIP:
H01L 45/00 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
45
Dispositivos de estado sólido adaptados para la rectificación, amplificación, producción de oscilaciones o la conmutación, sin barrera de potencial ni de superficie, p. ej. triodos dieléctricos; Dispositivos con efecto Ovshinsky; Procesos o aparatos especialmente adaptados a la fabricación o al tratamiento de estos dispositivos o de sus partes constitutivas
Solicitantes:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Personas inventoras:
KENCKE, David L.; US
LILAK, Aaron D.; US
THEOFANIS, Patrick; US
KOTLYAR, Roza; US
Mandataria/o:
SULLIVAN, Stephen G.; US
BRASK, Justin K.; US
AUYEUNG, Al; US
BERNADICOU, Michael A.; US
BLAIR, Steven R.; US
BLANK, Eric S.; US
COFIELD, Michael A.; US
DANSKIN, Timothy A.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
PARKER, Wesley E.; US
PUGH, Joseph A.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
WANG, Yuke; US
YATES, Steven D.; US
ROJO, Estiven; US
Datos de prioridad:
Título (EN) DIRECT SELF-ASSEMBLY PROCESS FOR FORMATION OF SELECTOR OR MEMORY LAYERS ON A VERTICAL RRAM MEMORY FOR LEAKAGE CURRENT MINIMIZATION
(FR) PROCESSUS D'AUTO-ASSEMBLAGE DIRECT POUR LA FORMATION DE COUCHES DE SÉLECTION OU DE MÉMOIRE SUR UNE MÉMOIRE RRAM VERTICALE PERMETTANT DE RÉDUIRE AU MINIMUM UN COURANT DE FUITE
Resumen:
(EN) An integrated circuit structure includes a stack of alternating first conductive layers and insulator layers. A plurality of etch pits are through the first conductive layers. A plurality of selectors are in the etch pits adjacent to the first conductive layers. A memory material layer is adjacent to the plurality of selectors in the etch pits, wherein one of the plurality of selectors and the memory material layer is self-aligned and has a hemispherical side facing the corresponding etch pit.
(FR) La présente invention concerne une structure de circuit intégré qui comprend un empilement de premières couches conductrices et de couches isolantes alternées. Une pluralité de dislocations sont formées à travers les premières couches conductrices. Une pluralité de sélecteurs se trouvent dans les dislocations adjacentes aux premières couches conductrices. Une couche de matériau de mémoire est adjacente à la pluralité de sélecteurs dans les dislocations, un sélecteur de la pluralité de sélecteurs et de la couche de matériau de mémoire étant auto-aligné et comportant un côté hémisphérique faisant face à la dislocation correspondante.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organización Regional Africana de la Propiedad Intelectual (ORAPI) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Organización Eurasiática de Patentes (OEAP) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)