Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019061920) CIRCUIT BOARD ELECTROPLATING METHOD
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/061920 Nº de la solicitud internacional: PCT/CN2017/120109
Fecha de publicación: 04.04.2019 Fecha de presentación de la solicitud internacional: 29.12.2017
CIP:
H05K 3/24 (2006.01)
H ELECTRICIDAD
05
TECNICAS ELECTRICAS NO PREVISTAS EN OTRO LUGAR
K
CIRCUITOS IMPRESOS; ENVOLTURAS O DETALLES DE REALIZACION DE APARATOS ELECTRICOS; FABRICACION DE CONJUNTOS DE COMPONENTES ELECTRICOS
3
Aparatos o procedimientos para la fabricación de circuitos impresos
22
Tratamientos secundarios de circuitos impresos
24
Refuerzo del diseño conductor
Solicitantes:
广州兴森快捷电路科技有限公司 GUANGZHOU FASTPRINT CIRCUIT TECH CO., LTD. [CN/CN]; 中国广东省广州市 广州高新技术产业开发区科学城光谱中路33号 No.33, Guangpuzhong Rd. Science City, High-tech Industrial Development District Guangzhou, Guangdong 510663, CN
深圳市兴森快捷电路科技股份有限公司 SHENZHEN FASTPRINT CIRCUIT TECH CO., LTD. [CN/CN]; 中国广东省深圳市 南山区粤海街道沙河西路与白石路交汇处深圳湾科技生态园一区2栋A座8-9层 8-9/F, Block A, Building 2, Zone 1 Shenzhen Bay Science and Technology Ecological Park Intersection of Shahe Rd. W. and Baishi Rd., Yuehai Sub-District, Nanshan District Shenzhen, Guangdong 518057, CN
宜兴硅谷电子科技有限公司 YIXING SILICON VALLEY ELECTRONICS TECH CO., LTD. [CN/CN]; 中国江苏省无锡市 宜兴经济开发区诸桥路 Zhuqiao Rd. Yixing Economic Development District Wuxi, Jiangsu 214200, CN
Personas inventoras:
邱勇萍 QIU, Yongping; CN
宫立军 GONG, Lijun; CN
Mandataria/o:
广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE; 中国广东省广州市天河区珠江东路6号4501房 (部位:自编01-03和08-12单元)(仅限办公用途) Room 4501, No. 6 Zhujiang East Road, Tianhe District, Guangzhou Guangdong 510623, CN
Datos de prioridad:
201710892577.127.09.2017CN
Título (EN) CIRCUIT BOARD ELECTROPLATING METHOD
(FR) PROCÉDÉ D'ÉLECTROLYSE DE CARTE DE CIRCUIT IMPRIMÉ
(ZH) 电路板电镀方法
Resumen:
(EN) The invention relates to a circuit board electroplating method, comprising the following steps: S10, providing a circuit board having a DUT region and a TC position; S20, setting a hard gold thickness target value K; S30, performing electroplating of the circuit board for the first time according to the hard gold thickness target value K; S40, measuring the hard gold thicknesses in the DUT region and the TC position, and if the hard gold thickness in the DUT region is greater than the target value K and the hard gold thickness at the TC position is less than the target value K, performing step S50; S50, providing an anti-electroplating protection layer on the DUT region; S60, performing electroplating of the circuit board for the second time according to the hard gold thickness target value K; and S70, measuring the hard gold thickness at the TC position, and if the hard gold thickness at the TC position is greater than the target value K, performing the subsequent production steps. The circuit board electroplating method above can prevent gold permeation in the DUT region, and can also make sure the hard gold at the TC position is thick enough, achieving a good electroplating effect.
(FR) L'invention concerne un procédé d'électrolyse de carte de circuit imprimé, comprenant les étapes suivantes consistant : S10, à fournir une carte de circuit imprimé présentant une région DUT et une position TC ; S20, à définir une valeur cible K d'épaisseur d'or dur ; S30, à réaliser une première électrolyse de la carte de circuit imprimé conformément à la valeur cible K d'épaisseur d'or dur ; S40, à mesurer les épaisseurs d'or dur dans la région DUT et la position TC, et si l'épaisseur d'or dur dans la région DUT est supérieure à la valeur cible K et l'épaisseur d'or dur au niveau de la position TC est inférieure à la valeur cible K, à réaliser l'étape S50 ; S50, à fournir une couche de protection anti-électrolyse sur la région DUT ; S60, à réaliser une seconde électrolyse de la carte de circuit imprimé conformément à la valeur cible K d'épaisseur d'or dur ; et S70, à mesurer l'épaisseur d'or dur au niveau de la position TC, et si l'épaisseur d'or dur au niveau de la position TC est supérieure à la valeur cible K, à effectuer les étapes de production suivantes. Le procédé d'électrolyse de carte de circuit ci-dessus permet d'empêcher la perméation de l'or dans la région DUT, et de garantir également que l'or dur au niveau de la position TC soit suffisamment épais, ce qui permet d'obtenir un bon effet d'électrolyse.
(ZH) 本发明涉及一种电路板电镀方法,包括以下步骤:S10:提供具有DUT区和TC位的电路板;S20:设定硬金厚度目标值K;S30:根据硬金厚度目标值K,对电路板进行第一次电镀;S40:测量DUT区和TC位的硬金厚度,若DUT区的硬金厚度大于目标值K,且TC位的硬金厚度小于目标值K,则执行步骤S50;S50:在DUT区上设置防电镀保护层;S60:根据硬金厚度目标值K,对电路板进行第二次电镀;S70:测量TC位的硬金厚度,若TC位的硬金厚度大于目标值K,则执行后续生产步骤。上述电路板电镀方法,既能避免DUT区出现渗金,又能保证TC位的硬金厚度足够,电镀效果好。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Chino (ZH)
Idioma de la solicitud: Chino (ZH)