Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019046048) MANAGED MULTIPLE DIE MEMORY QOS
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/046048 Nº de la solicitud internacional: PCT/US2018/047347
Fecha de publicación: 07.03.2019 Fecha de presentación de la solicitud internacional: 21.08.2018
CIP:
G06F 3/06 (2006.01)
G FISICA
06
COMPUTO; CALCULO; CONTEO
F
TRATAMIENTO DE DATOS DIGITALES ELECTRICOS
3
Disposiciones de entrada para la transferencia de datos destinados a ser procesados en una forma utilizable por el computador; Disposiciones de salida para la transferencia de datos desde la unidad de procesamiento a la unidad de salida, p. ej. disposiciones de interfaz
06
Entrada digital a partir de, o salida digital hacia soportes de registro
Solicitantes:
MICRON TECHNOLOGY, INC. [US/US]; 8000 So. Federal Way Boise, Idaho 83716-9632, US
Personas inventoras:
JEAN, Sebastien Andre; US
Mandataria/o:
PERDOK, Monique M. / U.S. Reg. No. 42,989; US
ARORA, Suneel; US
BEEKMAN, Marvin L.; US
BLACK, David W.; US
SCHEER, Bradley W.; US
Datos de prioridad:
15/692,22531.08.2017US
Título (EN) MANAGED MULTIPLE DIE MEMORY QOS
(FR) QOS DE MÉMOIRE À PUCES MULTIPLES GÉRÉE
Resumen:
(EN) Devices and techniques for implementing quality-of-service (QoS) parameters in a managed memory device having a number of memory dies are disclosed herein. A memory controller can receive instructions from a host device, determine an initial priority for each instruction using QoS parameters, and allocate the received instructions to the number of memory dies using the initial priority. The memory controller can maintain separate schedules for each of the number or memory dies, update the initial priority for each instruction with the separate schedules, and maintain each of the separate schedules using the updated priority for each instruction in the respective separate schedule.
(FR) L'invention concerne des dispositifs et des techniques pour mettre en œuvre des paramètres de qualité de service (QoS) dans un dispositif à mémoire gérée comprenant un certain nombre de puces de mémoire. Un contrôleur de mémoire peut recevoir des instructions de la part d'un dispositif hôte, déterminer une priorité initiale pour chaque instruction en utilisant des paramètres de QoS et attribuer les instructions reçues au nombre de puces de mémoire en utilisant la priorité initiale. Le contrôleur de mémoire peut maintenir des programmes séparés pour chacun du nombre donné de puces de mémoire, mettre à jour la priorité initiale pour chaque instruction avec les programmes séparés et maintenir chacun des programmes séparés en utilisant la priorité mise à jour pour chaque instruction dans le programme séparé respectif.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)