Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019045905) APPARATUSES HAVING MEMORY CELLS WITH TWO TRANSISTORS AND ONE CAPACITOR, AND HAVING BODY REGIONS OF THE TRANSISTORS COUPLED WITH REFERENCE VOLTAGES
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/045905 Nº de la solicitud internacional: PCT/US2018/043313
Fecha de publicación: 07.03.2019 Fecha de presentación de la solicitud internacional: 23.07.2018
CIP:
H01L 27/07 (2006.01) ,H01L 27/108 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
27
Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común
02
incluyendo componentes semiconductores especialmente adaptados para rectificación, amplificación, generación de oscilaciones, conmutación y teniendo al menos una barrera de potencial o una barrera de superficie.; incluyendo elementos de circuito pasivos integrados con al menos una barrera de potencial o una barrera de superficie
04
el sustrato común es un cuerpo semiconductor
06
con una pluralidad de componentes individuales en una configuración no repetitiva
07
teniendo los componentes una región activa en común
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
27
Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común
02
incluyendo componentes semiconductores especialmente adaptados para rectificación, amplificación, generación de oscilaciones, conmutación y teniendo al menos una barrera de potencial o una barrera de superficie.; incluyendo elementos de circuito pasivos integrados con al menos una barrera de potencial o una barrera de superficie
04
el sustrato común es un cuerpo semiconductor
10
con una pluralidad de componentes individuales en una configuración repetitiva
105
comprendiendo componentes de efecto de campo
108
Estructuras de memorias dinámicas de acceso aleatorio
Solicitantes:
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, ID 83716, US
Personas inventoras:
KARDA, Kamal, M.; US
MOULI, Chandra; US
PULUGURTHA, Srinivas; US
GUPTA, Rajesh, N.; IN
Mandataria/o:
MATKIN, Mark, S.; US
HENDRICKSEN, Mark, W.; US
LATWESEN, David, G.; US
SHAURETTE, James, D.; US
GRZELAK, Keith, D.; US
Datos de prioridad:
62/552,99531.08.2017US
Título (EN) APPARATUSES HAVING MEMORY CELLS WITH TWO TRANSISTORS AND ONE CAPACITOR, AND HAVING BODY REGIONS OF THE TRANSISTORS COUPLED WITH REFERENCE VOLTAGES
(FR) APPAREILS AYANT DES CELLULES DE MÉMOIRE COMPORTANT DEUX TRANSISTORS ET UN CONDENSATEUR, ET DONT LES RÉGIONS DE CORPS DES TRANSISTORS SONT COUPLÉES À DES TENSIONS DE RÉFÉRENCE
Resumen:
(EN) Some embodiments include a memory cell with two transistors and one capacitor. The transistors are a first transistor and a second transistor. The capacitor has a first node coupled with a source/drain region of the first transistor, and has a second node coupled with a source/drain region of the second transistor. The memory cell has a first body region adjacent the source/drain region of the first transistor, and has a second body region adjacent the source/drain region of the second transistor. A first body connection line couples the first body region of the memory cell to a first reference voltage. A second body connection line couples the second body region of the memory cell to a second reference voltage. The first and second reference voltages may be the same as one another, or may be different from one another.
(FR) Certains modes de réalisation de la présente invention concernent une cellule de mémoire comportant deux transistors et un condensateur. Les transistors sont un premier transistor et un second transistor. Le condensateur comprend un premier nœud couplé à une région de source/drain du premier transistor, et comprend un second nœud couplé à une région de source/drain du second transistor. La cellule de mémoire comporte une première région de corps adjacente à la région de source/drain du premier transistor, et comporte une seconde région de corps adjacente à la région de source/drain du second transistor. Une première ligne de connexion de corps couple la première région de corps de la cellule de mémoire à une première tension de référence. Une seconde ligne de connexion de corps couple la seconde région de corps de la cellule de mémoire à une seconde tension de référence. Les première et seconde tensions de référence peuvent être identiques ou différentes.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)