Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019042126) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/042126 Nº de la solicitud internacional: PCT/CN2018/100590
Fecha de publicación: 07.03.2019 Fecha de presentación de la solicitud internacional: 15.08.2018
CIP:
H01L 27/12 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
27
Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común
02
incluyendo componentes semiconductores especialmente adaptados para rectificación, amplificación, generación de oscilaciones, conmutación y teniendo al menos una barrera de potencial o una barrera de superficie.; incluyendo elementos de circuito pasivos integrados con al menos una barrera de potencial o una barrera de superficie
12
el sustrato es diferente de un cuerpo semiconductor, p. ej. un cuerpo aislante
Solicitantes:
惠科股份有限公司 HKC CORPORATION LIMITED [CN/CN]; 中国广东省深圳市 宝安区石岩街道水田村民营工业园惠科工业园厂房1、2、3栋,九州阳光1号厂房5、7楼 5th and 7th Floor of Factory Building 1 Jiuzhou Yangguang, Factory Buildings 1, 2, 3 of HKC Industrial Park, Privately Operated Industrial Park, Shuitian Village, Shiyan Sub-district, Baoan District Shenzhen, Guangdong 518000, CN
重庆惠科金渝光电科技有限公司 CHONGQING HKC OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国重庆市 巴南区界石镇石景路1号 No.1 Shijing Rd., Jieshi, Banan District Chongqing 400054, CN
Personas inventoras:
卓恩宗 CHO, En-Tsung; CN
Mandataria/o:
深圳精智联合知识产权代理有限公司 SHENZHEN JINGZHI INTELLECTUAL PROPERTY AGENCY CO. LTD; 中国广东省 深圳市盐田区沙头角盐田国际创意港6栋2C Room 2C, Building 6 Yantian International Creative Harbour, Shatoujiao, Yantian shenzhen, Guangdong 518000, CN
Datos de prioridad:
201710755000.629.08.2017CN
Título (EN) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR
(FR) SUBSTRAT DE RÉSEAU ET SON PROCÉDÉ DE FABRICATION
(ZH) 阵列基板及其制造方法
Resumen:
(EN) Disclosed in the present disclosure are an array substrate and a manufacturing method therefor, the manufacturing method comprising the following steps: providing a first substrate; providing a first mask, and disposing an active switch on the first substrate; providing a second photomask, and disposing photoresist on an active switch, which comprises the following process performed in sequence: wet etching the active switch for the first time, performing ashing processing on the photoresist for the first time, dry etching the active switch for the first time, wet etching the active switch for the second, performing ashing processing on the photoresist for the second time, and dry etching the active switch for the second time; providing a third photomask, and disposing a protective layer on a metal; providing a fourth photomask, and disposing a pixel electrode layer on the protective layer.
(FR) La présente invention concerne un substrat de réseau et son procédé de fabrication, le procédé de fabrication comprenant les étapes suivantes : fourniture d'un premier substrat ; fourniture d'un premier masque et disposition d'un commutateur actif sur le premier substrat ; fourniture d'un deuxième photomasque et disposition d'une résine photosensible sur un commutateur actif, qui comprend le processus suivant réalisé en séquence : gravure humide du commutateur actif pour la première fois, réalisation d'un traitement d'incinération sur la résine photosensible pour la première fois, gravure à sec du commutateur actif pour la première fois, gravure par voie humide du commutateur actif pour la deuxième fois, réalisation d'un traitement d'incinération sur la résine photosensible pour la deuxième fois et gravure à sec du commutateur actif pour la deuxième fois ; fourniture d'un troisième photomasque et disposition d'une couche de protection sur un métal ; fourniture d'un quatrième photomasque et disposition d'une couche d'électrode de pixel sur la couche de protection.
(ZH) 本公开公开了一种阵列基板及其制造方法,制造方法包括步骤:提供一第一基板;提供第一光罩,在第一基板上设置主动开关;提供第二光罩,在主动开关上设置光刻胶,其中包括依次进行的流程:对主动开关进行第一次湿法蚀刻,对光刻胶进行第一次灰化处理,对主动开关进行第一次干法蚀刻,对主动开关进行第二次湿法蚀刻,对光刻胶进行第二次灰化处理,对主动开关进行第二次干法蚀刻;提供第三光罩,在金属上设置保护层;提供第四光罩,在保护层上设置像素电极层。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Chino (ZH)
Idioma de la solicitud: Chino (ZH)