Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019041742) ARRAY SUBSTRATE, DISPLAY APPARATUS, AND METHOD OF FABRICATING ARRAY SUBSTRATE
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/041742 Nº de la solicitud internacional: PCT/CN2018/074123
Fecha de publicación: 07.03.2019 Fecha de presentación de la solicitud internacional: 25.01.2018
CIP:
H01L 27/12 (2006.01) ,H01L 21/77 (2017.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
27
Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común
02
incluyendo componentes semiconductores especialmente adaptados para rectificación, amplificación, generación de oscilaciones, conmutación y teniendo al menos una barrera de potencial o una barrera de superficie.; incluyendo elementos de circuito pasivos integrados con al menos una barrera de potencial o una barrera de superficie
12
el sustrato es diferente de un cuerpo semiconductor, p. ej. un cuerpo aislante
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
70
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o de circuitos integrados formados en o sobre un sustrato común, o de partes constitutivas específicas de éstos; Fabricación de dispositivos de circuito integrado o de partes constitutivas específicas de éstos
77
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o circuitos integrados formados en o sobre un sustrato común
Solicitantes:
BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District, Beijing 100015, CN
Personas inventoras:
SONG, Zhen; CN
WANG, Guoying; CN
Mandataria/o:
TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan CHEN 10th Floor, Tower D Minsheng Financial Center, 28 Jianguomennei Avenue Dongcheng District, Beijing 100005, CN
Datos de prioridad:
201710778807.131.08.2017CN
Título (EN) ARRAY SUBSTRATE, DISPLAY APPARATUS, AND METHOD OF FABRICATING ARRAY SUBSTRATE
(FR) SUBSTRAT DE MATRICE, APPAREIL D'AFFICHAGE ET PROCÉDÉ DE FABRICATION DU SUBSTRAT DE MATRICE
Resumen:
(EN) The present application discloses an array substrate having a plurality of subpixel areas. The array substrate includes a base substrate; a plurality of first thin film transistors on the base substrate, each of which being in one of the plurality of subpixel areas; and a plurality of capacitor electrodes, each of which being in one of the plurality of subpixel areas. Each of the plurality of first thin film transistors includes a first active layer, a first gate electrode, a first source electrode, and a first drain electrode. The first active layer includes a first semi-conductive channel part, a first conductive part electrically connected to the first drain electrode, and a second conductive part electrically connected to the first source electrode. Each of the plurality of capacitor electrodes, the insulating layer, and the first conductive part constitute a first storage capacitor in one of the plurality of subpixel areas.
(FR) La présente invention concerne un substrat de matrice comportant une pluralité de zones de sous-pixels. Le substrat de matrice comprend un substrat de base; une pluralité de premiers transistors à film mince sur le substrat de base, chacun d'eux étant dans l'une des zones de la pluralité de zones de sous-pixels; et une pluralité d'électrodes de condensateur, chacune d'elles se trouvant dans l'une des zones de la pluralité de zones de sous-pixels. Chaque transistor de la pluralité de premiers transistors à film mince comprend une première couche active, une première électrode de grille, une première électrode de source et une première électrode de drain. La première couche active comprend une première partie canal semi-conduceur, une première partie conductrice connectée électriquement à la première électrode de drain, et une seconde partie conductrice connectée électriquement à la première électrode de source. Chaque électrode de la pluralité d'électrodes de condensateur, la couche isolante et la première partie conductrice constituent un premier condensateur de stockage dans l'une des zones de la pluralité de zones de sous-pixels.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)