Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019030571) SSD ARCHITECTURE SUPPORTING LOW LATENCY OPERATION
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/030571 Nº de la solicitud internacional: PCT/IB2018/001039
Fecha de publicación: 14.02.2019 Fecha de presentación de la solicitud internacional: 06.08.2018
CIP:
G06F 3/06 (2006.01)
G FISICA
06
COMPUTO; CALCULO; CONTEO
F
TRATAMIENTO DE DATOS DIGITALES ELECTRICOS
3
Disposiciones de entrada para la transferencia de datos destinados a ser procesados en una forma utilizable por el computador; Disposiciones de salida para la transferencia de datos desde la unidad de procesamiento a la unidad de salida, p. ej. disposiciones de interfaz
06
Entrada digital a partir de, o salida digital hacia soportes de registro
Solicitantes:
TOSHIBA MEMORY CORPORATION [JP/JP]; 1-1, Shibaura 1-chome Minato-ku Tokyo 105-0023, JP
Personas inventoras:
WELLS, Steven; US
CARLSON, Mark; US
JAIN, Amit; US
KOTTE, Narasimhulu, Dharani; US
THANGARAJ, Senthil; US
MISHRA, Barada; US
DESAI, Girish; US
Datos de prioridad:
15/800,74201.11.2017US
62/542,10807.08.2017US
Título (EN) SSD ARCHITECTURE SUPPORTING LOW LATENCY OPERATION
(FR) ARCHITECTURE SSD PRENANT EN CHARGE UN FONCTIONNEMENT À FAIBLE LATENCE
Resumen:
(EN) In one embodiment, a solid state drive (SSD) comprises a plurality of non-volatile memory dies communicatively arranged in one or more communication channels, each of the plurality of non-volatile memory dies comprising a plurality of physical blocks, one or more channel controllers communicatively coupled to the one or more communication channels, respectively, and a memory controller communicatively coupled to the plurality of non-volatile memory dies via the one or more channel controllers, wherein the memory controller is configured to assign (i) the plurality of physical blocks of a first die of the plurality of non-volatile memory dies to only a first region and (ii) the plurality of physical blocks of a second die of the plurality of non-volatile memory dies to only a second region, perform only read operations on the first region in a first operation mode, and perform write operations or maintenance operations on the second region in a second operation mode concurrently with read operations on the first region in the first operation mode.
(FR) Dans un mode de réalisation, l'invention concerne un lecteur à semi-conducteurs (SSD) qui comprend une pluralité de puces de mémoire non volatile agencées en communication dans un ou plusieurs canaux de communication, chacune de la pluralité de puces de mémoire non volatile comprenant une pluralité de blocs physiques, un ou plusieurs contrôleurs de canal couplés en communication au ou aux canaux de communication, respectivement, et un contrôleur de mémoire couplé en communication à la pluralité de puces de mémoire non volatile par l'intermédiaire du ou des contrôleurs de canal, le contrôleur de mémoire étant configuré pour attribuer (i) la pluralité de blocs physiques d'une première puce de la pluralité de puces de mémoire non volatile uniquement à une première région et (ii) la pluralité de blocs physiques d'une seconde puce de la pluralité de puces de mémoire non volatile à seulement une seconde région, effectuer uniquement des opérations de lecture sur la première région dans un premier mode de fonctionnement, et effectuer des opérations d'écriture ou des opérations de maintenance sur la seconde région dans un second mode de fonctionnement simultanément avec des opérations de lecture sur la première région dans le premier mode de fonctionnement.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)